带连接器的电缆以及连接器的制造方法
【技术领域】
[0001]本实用新型涉及带连接器的电缆以及连接器。
【背景技术】
[0002]已知一种带连接器的电缆，其具备具有多个差动信号传输用电缆的电缆；设置在电缆的两端的连接器；内置在连接器，且将连接对象的设备和差动信号传输用电缆电连接的插卡基板。在插卡基板上，形成有在设备和差动信号传输用电缆之间传输差动信号的差动传输路径。
[0003]然而，带连接器的电缆中，例如，在插卡基板的接收侧的差动传输路径安装直流电流阻止用的片型电容器等，在差动传输路径上安装芯片部件。因此，如图7所示，以往的带连接器的电缆71中，在差动传输路径72上，刻画有用于安装芯片部件的垫片73。垫片73一般来说形成为与构成差动传输路径72的布线图案相比线路径宽度较宽。
[0004]此外，作为与该申请的实用新型相关的先行技术文献信息有专利文献I。
[0005]专利文献1:特开2011-90959号公报
[0006]然而，以往的带连接器的电缆71中，垫片73形成为与构成差动传输路径72的布线图案相比线路径宽度较宽，所以有在形成该垫片73的部分中静电电容增加，由于该静电电容的增加以及安装的芯片部件的静电电容而差动阻抗降低的问题。因此，有在形成垫片73的部分中产生阻抗不匹配，反射起因的串扰增大的问题。
【实用新型内容】
[0007]因此，本实用新型的目的在于，解决上述课题，提供能够减少阻抗不匹配带来的反射起因的串扰的带连接器的电缆以及连接器。
[0008]本实用新型为了实现上述目的而做出，本实用新型的第一方案提供一种带连接器的电缆，具备:具备多个差动信号传输用电缆的电缆；设置在该电缆的两端的连接器；内置于所述连接器，且将连接对象的设备和所述差动信号传输用电缆电连接的插卡基板；形成于所述插卡基板，且在所述设备和所述差动信号传输用电缆之间传输差动信号的差动传输路径；安装于所述差动传输路径的芯片部件；为了安装所述芯片部件而形成于所述差动传输路径，且与构成所述差动传输路径的布线图案相比线路径宽度较宽的垫片，在所述差动传输路径的与所述垫片的连接部形成差动阻抗比所述差动传输路径大的高阻抗部。
[0009]在方案一，也可以将构成所述差动传输路径的布线图案的线路径宽度缩小来构成所述高阻抗部。
[0010]在方案一，也可以是所述高阻抗部的长度为考虑了使用于所述插卡基板的电介质带来的波长缩短效果的与使用频率对应的波长的2%以上4%以下。
[0011 ] 在方案一，也可以将构成所述差动传输路径的布线图案的间隔扩宽来构成所述高阻抗部。
[0012]在方案一，所述垫片也可以形成为矩形状，
[0013]而且，在方案一，所述垫片可以形成为在构成与所述垫片连接的所述差动传输路径的一方的布线图案的连接侧的相反侧，且构成所述差动传输路径的另一方的布线图案侧的角部倒角的形状。
[0014]在方案一，所述芯片部件为用于阻止直流电流的片型电容器。
[0015]在方案一，所述多个差动信号传输用电缆的差动阻抗为100Ω，同相阻抗为37.5Ω。
[0016]另外，本实用新型的第二方案提供一种连接器，是设置于具备多个差动信号传输用电缆的电缆的端部的连接器，具备:将连接对象的设备和所述差动信号传输用电缆电连接的插卡基板；形成于所述插卡基板，且在所述设备和所述差动信号传输用电缆之间传输差动信号的差动传输路径；安装于所述差动传输路径的芯片部件；为了安装所述芯片部件而形成于所述差动传输路径，且与构成所述差动传输路径的布线图案相比线路径宽度较宽的垫片，在所述差动传输路径的与所述垫片的连接部形成差动阻抗比所述差动传输路径大的尚阻抗部。
[0017]在方案二，也可以将构成所述差动传输路径的布线图案的线路径宽度缩小来构成所述高阻抗部。
[0018]在方案二，也可以是所述高阻抗部的长度为考虑了使用于所述插卡基板的电介质带来的波长缩短效果的与使用频率对应的波长的2%以上4%以下。
[0019]在方案二，也可以将构成所述差动传输路径的布线图案的间隔扩宽来构成所述高阻抗部。
[0020]在方案二，所述垫片也可以形成为矩形状，
[0021]而且，在方案二，所述垫片可以形成为在构成与所述垫片连接的所述差动传输路径的一方的布线图案的连接侧的相反侧，且构成所述差动传输路径的另一方的布线图案侧的角部倒角的形状。
[0022]在方案二，所述芯片部件为用于阻止直流电流的片型电容器。
[0023]在方案二，所述多个差动信号传输用电缆的差动阻抗为100Ω，同相阻抗为37.5Ω。
[0024]本实用新型的效果如下。
[0025]根据本实用新型，能够提供能够减少起因于阻抗不匹配带来的反射的串扰的带连接器的电缆以及连接器。
【附图说明】
[0026]图1(a)和图1(b)是表示本实用新型的一实施方式的带连接器的电缆的图，图1(a)是俯视图，图1(b)是表示其差动传输路径的一部分的俯视图。
[0027]图2是表示图1 (a)和图1 (b)的带连接器的电缆以及以往例的带连接器的电缆中的垫片附近的差动阻抗的曲线图。
[0028]图3是表示在本实用新型的其他的实施方式的带连接器的电缆中，其差动传输路径的一部分的俯视图。
[0029]图4(a)是本实用新型中，作为运算模块使用的插卡基板的剖视图，图4(b)是在图4(a)的插卡基板中，相对于构成差动传输路径的布线图案的间隔的差动阻抗以及同相阻抗的关系的曲线图。
[0030]图5(a)是表示差动信号用电缆、插卡基板、设备的差动阻抗的设定的一个例子的曲线图，图5(b)是表示其同相阻抗的设定的一个例子的曲线图。
[0031]图6是表示在本实用新型的其他的实施方式的带连接器的电缆中，其差动传输路径的一部分的俯视图。
[0032]图7是表示以往的带连接器的电缆中，其差动送路径的一部分的俯视图。
[0033]符号说明
[0034]I 一带连接器的电缆，2 —差动信号传输用电缆，3 —电缆，4 一连接器，5 —插卡基板，7 —差动传输路径，8 —垫片，9 一尚阻抗部。
【具体实施方式】
[0035]以下，根据附图，说明本实用新型的实施方式。
[0036]图1(a)和图1(b)是表示本实施方式的带连接器的电缆的图，图1(a)是俯视图，图1(b)是表示其差动传输路径的一部分的俯视图。
[0037]如图1(a)、图1(b)所示，带连接器的电缆I具备:具有多个差动信号传输用电缆2的电缆3 ;设置在电缆3的两端的连接器4 ;内置在连接器4，且将连接对象的设备(未图示)和差动信号传输用电缆2电连接的插卡基板5。
[0038]带连接器的电缆I中，例如，以能够收发4通道的信号的方式构成带连接器的电缆I的情况下，具备发送用和接收用各4根，共8根的差动信号传输用电缆2。
[0039]在插卡基板5的一端部(与电缆3的连接侧相反侧的端部)形成有与设备电连接的多个电极6。虽未图示，然而在插卡基板5的表面的一端部排列形成有接地电极、电源用电极、控制信号用电极(未图示)等，构成卡边缘连接器。构成卡边缘连接器的各电极例如为 SFF-8436(SFF-8436Specificat1n for QSFP+1Gbs 4X PLUGGABLE TRANSCEIVER Rev
4.4)中规定的配置。
[0040]在插卡基板5的另一端部(电缆3的连接侧的端部)形成有与差动信号传输用电缆2电连接的多个电缆连接用电极(未图示)。
[0041]另外，在插卡基板5，形成有在设备和差动信号传输用电缆2之间传输差动信号的差动传输路径7。差动传输路径7由将电极6和电缆连接用电极连接的布线图案(微带线)构成。
[0042]虽未图示，然而在差动传输路径7上安装有芯片部件。作为芯片部件，例如，举例安装于接收侧的差动传输路径7的直流电流阻止用的片型电容器等。此外，本说明书中，将从插卡基板5向差动信号传输用电缆2输出电信号作为发送，将从差动信号传输用电缆2向插卡基板5输入电信号作为接收。
[0043]在差动传输路径7形成有用于安装芯片部件的垫片8。芯片部件通过焊锡等固定于垫片8并与之电连接，从而安装于差动传输路径7。
[0044]垫片8形成为与构成差动传输路径7的布线图案相比线路径宽度较宽。这里，形成矩形状的垫片8。
[0045]而且，在本实施方式的带连接器的电缆I中，在差动传输路径7的与垫片8的连接部形成有差动阻抗比差动传输路径7大的高阻抗部9。此外，本说明书中，将高阻抗部9作为差动传输路径7的一部分，然而“差动阻抗比差动传输路径7大”这样的表达意味着差动阻抗比高阻抗部9以外的部分的差动传输路径7大。
[0046]在本实施方式中，高阻抗部9将构成差动传输路径7的布线图案的线路径宽度缩小而构成。这里，将高阻抗部9以外的部分的差动传输路径7的差动阻抗为100 Ω，将高阻抗部9的差动阻抗为140 Ω (高阻抗部9以外的部分的差动传输路径7的差动阻抗的1.4倍)。
[0047]垫片8形成为与构成差动传输路径7的布线图案相比线路径宽度较宽，所以静电电容(电容)在该部分增大，为下式(I)
[0048]Zdiff= (L/C) 1