具有改进稳定性的功率半导体器件及其生产方法
【技术领域】
[0001]本公开涉及具有PN结的半导体器件。特别地，本公开涉及具有改进稳定性的功率半导体器件。
【背景技术】
[0002]在功率半导体技术领域，期望提供具有保护机制的半导体器件，所述保护机制防止在极端开关条件下半导体器件的毁坏。这样的极端开关条件是因为在换向模式中操作功率半导体二极管而出现。当在换向模式中操作时，高电场可能例如出现在pn-n半导体二极管中的n-n结处，这可能在n-n结处导致电荷载流子的类似雪崩的连锁反应。在同样的时间点处，高电场强度可能出现在pn-n半导体二极管的ρη结处以及在ρη-结处导致电荷载流子的类似雪崩的连锁反应。电荷载流子的类似雪崩的连锁反应(所谓的“雪崩连锁反应”)导致在半导体二极管的η-掺杂中心区中无力维持半导体二极管的强电场阻塞能力。该半导体器件因此丧失了它的阻塞能力，并且除非已经实现用于限制电流和功率的外部措施，否则该半导体器件会被毁坏。
[0003]为了避免半导体器件(诸如二极管)的毁坏，换向过程可以被减慢。然而，当在绝缘栅双极型晶体管(IGBT)半导体模块内使用这样的半导体二极管时，这样的减慢可能导致IGBT的接通损耗方面的增加。其他措施可能导致增加的通态损耗或开关损耗。
[0004]在US2007170514中，提供了一种允许附加空穴电流的结构。为了这个目的，在场阻止层中实现附加的P掺杂区。通过被导向芯片后侧的这些P掺杂区，造成雪崩从而导致期望的空穴注入。这提供了动态生成的正电荷或空穴，以补偿引入的电子。
[0005]在DE 102006046845 Β4中描述了另一个变体，其中提供了固定的正电荷。在正常关闭操作期间，这样的P区的反应时间足以引起柔和度(softness)方面的增加以及在超载期间产生的关断的减少。
[0006]已经示出的是先前描述的措施在非常迅速的事件(诸如特别是宇宙辐射事件)的情况下通常不是足够的。引入的辐射到达窄沟道以及因此引起电子云(也称为电子流(streamer))。这个现象与以高速冲向阴极的场尖端(field tip)相关联。根据模拟，诸如在慕尼黑理工大学的W.Kaindl的2005年的学位论文“Modellierung h δhenstrahlungsinduzierter Ausfalle in Halbleiterleistungsbauelementen” 中所描述的，例如，最后50μπι在仅一皮秒内被跨越。问题是因为雪崩的发生花费了一些时间，对于这样迅速的事件，上文描述的所实现的P区的响应时间是不足的。电荷载流子在电场中被加速以及通过电荷载流子的碰撞电离而创建新的自由载流子。电荷载流子在硅中的高场处的速度是大约107011/8。用于根据1^2007170514的结构的空间电荷区，在以近似0.1_的宽度在仅1V(作为设计而提供的下限)下的雪崩的情况下，处于ρη结的从大约1V至100V的给定阻塞电压下。对于电荷载流子穿越这个空间电荷区所需要的时间是通过t = w/vs给出的，这个等式计算出I皮秒，据此加速阶段被忽略。这样的时间延迟也针对雪崩用途的頂PATT 二极管而被描述，据此该时间延迟是振荡周期的一半。
[0007]进一步的不利影响是雪崩效应的正温度系数，导致了空穴注入方面的附加延迟，这是由于由宇宙辐射事件触发的过程也引起温度增加。
[0008]由于上述原因和其他原因，存在对于具有改进性能的功率半导体器件的需要。
【发明内容】
[0009]根据第一方面，提供了一种功率半导体器件。所述功率半导体器件包括第一触点、第二触点、布置在第一触点和第二触点之间的半导体体积。该半导体体积包括用于在功率半导体器件的操作期间对在半导体体积中形成的电场进行空间划界的η掺杂场阻止层、重P掺杂区和邻近的重η掺杂区，所述重P掺杂区和邻近的重η掺杂区一起形成隧道二极管，所述隧道二极管位于:所述场阻止层附近或者与所述场阻止层相邻或者所述场阻止层内，其中所述隧道二极管被适配为通过快速提供空穴来提供保护以免由于在异常操作条件中出现电子流而引起的对所述器件的损坏。
[0010]根据另外的方面，提供了一种用于形成功率半导体器件的方法。该方法包括提供η掺杂半导体基板;在所述基板中提供至少一个Pn结;提供η掺杂场阻止层;提供与所述场阻止层相邻的重P掺杂区；提供至少部分地接触于所述重P掺杂区的重η掺杂区，其中所述重P掺杂区和所述重η掺杂区形成隧道二极管。
【附图说明】
[0011]本发明通过阅读参考附图的非限制性实施例的下述描述而被更好地理解，简要描述所述附图如下:
图1示出了功率半导体器件的第一实施例；
图2示出了功率半导体器件的第二实施例；
图3示出了图2的功率半导体器件的四种变体的截面图；
图4示出了功率半导体器件的进一步实施例；
图5示出了图4的功率半导体器件的四种变体的截面图；
图6示出了表明在根据实施例的示范性结构中的掺杂浓度和场强的示图；
图7示出了表明结构中的击穿电压相对于掺杂浓度的示图。
[0012]在附图中，相同或互相对应的部件或部件组是由相同的参考数字来标识的。然而要注意的是，附图仅图示了本发明的某些实施例的几个方面以及因此并未限制本发明的范围，因为本发明涵盖了同等有效的附加或等价的实施例。
[0013]具体实施例方式
在下面的详细描述中，对附图进行了参考，所述附图形成了详细描述的一部分，以及在以图示的方式在附图中示出了本发明可以实践于其中的具体实施例中。就这一点而言，方向性术语，诸如“顶部”、“底部”、“前面”、“后面”、“在前”、“拖后”等是参考所描述的(多个)附图的取向来使用的。因为实施例的部件可以被放置在一些不同的取向中，方向性术语被用于说明的目的以及决不是限制性的。要理解的是，其他实施例可以被利用以及在不脱离本发明范围的情况下可以做出结构上或逻辑上的改变。因此，下面的详细描述并不以限制意义来进行，以及本发明的范围由所附权利要求来限定。
[0014]现在将对各种实施例详细地进行参考，实施例的一个或多个示例在附图中被图示。每个示例以解释的方式来提供，以及并不意在作为本发明的限制。例如，作为一个实施例的部分所图示或描述的特征可以被用在其他实施例上或连同其他实施例一起使用来另外产生进一步的实施例。所意图的是，本发明包括这样的修改和变化。使用特定语言来描述实施例，所述特定语言不应该被构思为限制所附权利要求的范围。附图不是按比例的以及仅为了说明性的目的。为了清楚起见，如果没有另外陈述，相同的元件或制造步骤在不同附图中已经由相同的参考标记所标明。
[0015]如在此说明书中所使用的术语“水平的”意图描述基本上平行于半导体基板或主体的主表面的取向。这例如不仅可以是晶片或管芯的上表面或前表面而且可以是晶片或管芯的下表面或后侧表面。
[0016]如在此说明书中所使用的术语“垂直的”意图描述基本上布置为垂直于主表面的取向，即平行于半导体基板或主体的主表面的法线方向的取向。
[0017]如在此说明书中所使用的术语“上方”或“下方”意图描述在考虑到这个取向的情况下一个结构特征与另一个结构特征的相对位置。
[0018]在这个说明书中，η掺杂被称为第一传导类型而P掺杂被称为第二传导类型。替代地，半导体器件可以利用相反的掺杂关系来形成，使得第一传导类型可以是P掺杂以及第二掺杂类型可以是η掺杂。此外，一些附图通过紧挨掺杂类型指示或“+”来图示相对掺杂浓度。例如，“η_”意指比“η”掺杂区的掺杂浓度更小的掺杂浓度，而“η+”掺杂区具有比“η”掺杂区更大的掺杂浓度