薄膜晶体管结构、显示面板、阵列基板及其利记博彩app
【技术领域】
[0001] 本发明设及一种薄膜晶体管结构、薄膜晶体管阵列基板、显示面板W及该薄膜晶 体管阵列基板的利记博彩app。
【背景技术】
[0002] 显示面板，诸如：液晶显示面板、有机发光二极管显示面板通常采用薄膜晶体管阵 列基板作为主动电路层。其中，所述薄膜晶体管阵列基板包括横纵交错的多条扫描信号线 与多条数据信号线。每一条扫描信号线与数据信号线相交处设置一薄膜晶体管W控制一次 像素。然而，上述薄膜晶体管阵列中的不透明信号线会导致显示面板的开口率不高。
【发明内容】
[0003] 鉴于此，有必要提供一种薄膜晶体管阵列基板，其包括多条扫描线、与所述扫描线 绝缘相交的多条数据线W及多个像素。所述扫描线包括第一扫描线。所述数据线包括相互 绝缘且重叠设置的第一数据线与第二数据线。该薄膜晶体管阵列基板进一步包括用于驱动 位于该第一扫描线一侧像素的第一薄膜晶体管及用于驱动位于该第一扫描线另一侧像素 的第二薄膜晶体管。所述第一薄膜晶体管与所述第一扫描线及第一数据线电性连接。所述 第二薄膜晶体管与所述第一扫描线及第二数据线电性连接。
[0004] 还有必要提供一种显示面板。该显示面板包括所述薄膜晶体管阵列基板。 阳〇化]还有必要提供一种薄膜晶体管阵列基板的利记博彩app，该方法包括如下步骤： 提供基底，并在所述基底上形成第二源极、第二漏极W及电性连接该第二源极的第二 数据线； 在所述第二源极、第二漏极及基底上形成两端分别覆盖所述第二源极与第二漏极的第 二通道层； 形成覆盖所述第二源极、第二漏极、第二数据线、第二信道层W及基底的第二栅极绝缘 层； 在所述第二栅极绝缘层上形成对应所述第二通道层的栅极及电连接该栅极的第一扫 描线； 在所述第二栅极绝缘层上形成覆盖所述栅极及第一扫描线的第一栅极绝缘层； 在所述第一栅极绝缘层上形成对应所述栅极的第一通道层；W及 在所述第一栅极绝缘层与第一通道层上形成分别覆盖在所述第一通道层两端的第一 源极、第一漏极W及电性连接该第一源极的第一数据线。
[0006] 还有必要提供一种薄膜晶体管阵列基板的利记博彩app，该方法包括如下步骤： 提供基底，并在所述基底上形成第二通道层； 在所述第二通道层上形成分别覆盖在所述第二通道层两端的第二源极、第二漏极W及 电连接该第二源极的第二数据线； 形成覆盖所述第二源极、第二漏极、第二数据线、第二信道层W及基底的第二栅极绝缘 层； 在所述第二栅极绝缘层上形成位置对应所述未被所述第二源极与第二漏极覆盖的第 二通道层的栅极及电连接该栅极的第一扫描线； 在所述第二栅极绝缘层上形成覆盖所述栅极及第一扫描线的第一栅极绝缘层； 在所述第一栅极绝缘层上形成位置对应所述栅极的第一通道层；W及 在所述第一栅极绝缘层与第一通道层上形成分别覆盖在所述第一通道层两端的第一 源极、第一漏极W及电连接该第一源极的第一数据线。
[0007] 还有必要提供一种薄膜晶体管结构，其包括层叠设置的第一薄膜晶体管与第二薄 膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管共享一栅极。
[0008] 相较于现有技术，本发明所提供的显示面板、薄膜晶体管阵列基板及其利记博彩app 由于一条数据线可对应控制两个像素区域，能够有效改善显示面板的开口率。
【附图说明】
[0009] 图1为本发明【具体实施方式】所提供的显示面板的示意图。
[0010] 图2为图1中薄膜晶体管阵列基板的俯视图。
[0011] 图3为本发明薄膜晶体管阵列基板的第一实施方式沿图2中III-III切割线的剖 视图。
[0012] 图4为本发明薄膜晶体管阵列基板的第二实施方式沿图2中III-III切割线的剖 视图。
[0013] 图5为图3中薄膜晶体管阵列基板的利记博彩app的流程图。 阳014] 图6-17为图5流程图中的各步骤分解示意图。
[0015] 图18为图4中薄膜晶体管阵列基板的利记博彩app的流程图。
[0016] 图19-30为图18流程图中的各步骤分解示意图。
[0017] 主要元件符号说明__ 显示面板_222_ 第一基板、薄膜晶体管阵列基板 TT5 第二基板、对向基板__ 液晶层_130_ SL 数据线 ^ 像素区域_P_ 第一扫描线_^_ 第二扫描线_^_ 第一数据线_DU_ 第二数据线_DL^_ 第一薄膜晶体管_m_ 第二薄膜晶体管_112_ 基底_113_ 像素电极_114_ 栅极_Ula_ 第一通道层 TTib 第一源极_Illc_ 第一漏极_Illd_ 第一栅极绝缘层 Illle _ 第二通道层 |ll2b _ 第二源极_112c_ 柔三~漏极 "2d 第二栅极绝缘层 |ll2e ~ 如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0018] 请参阅图1，为本发明【具体实施方式】所提供的显示面板的示意图。在本实施方式 中，所述显不面板100是液晶显不面板。所述显不面板100包括第一基板110、第二基板120 W及夹设于所述第一基板110与第二基板120之间的液晶层130。所述第一基板110为薄 膜晶体管阵列基板110,所述第二基板120为对向基板120。所述第一基板110与第二基板 120共同控制所述液晶层130中的液晶分子转动。
[0019] 请参阅图2,为图1中薄膜晶体管阵列基板110的俯视图。所述薄膜晶体管阵列基 板110包括多条扫描线化，多条数据线化，所述多条扫描线化与多条数据线化相互垂直。 相邻的两条扫描线化与相邻的两条数据线化界定之最小单元定义一像素区域P。一像素 区域P对应一像素，每一像素包括像素电极114。所述扫描线化包括一第一扫描线化a W 及与该第一扫描线相邻且绝缘设置的第二扫描线化b。所述数据线化包括第一数据线化a 与第二数据线D化。所述第一数据线DLa与第二数据线D化相互绝缘且重叠设置。其中，该 设有用于驱动位于该第一扫描线SLa两侧像素的一第一薄膜晶体管111与一第二薄膜晶体 管112。该第二扫描线S化不与该第一薄膜晶体管111及该第二薄膜晶体管112电连接。在 本实施例中，该第一扫描线SLa与第二扫描线S化定义一组扫描线组，多组重复排列的扫描 线组构成该薄膜晶体管阵列基板110的扫描线化。在本实施例中，该第二扫描线S化作为 一冗余线，除用于配合对象基板上的黑矩阵度LACK MATRIX, BM)来防止漏光外，同时，还可 在第一扫描线化a出现断线时作为该第一扫描线SLa的修补线。所述第一薄膜晶体管111 与所述第一扫描线SLa及第一数据线DLa电性连接。所述第二薄膜晶体管112与所述第一 扫描线SLa及第二数据线D化电性连接。在本实施例中，该第一薄膜晶体管111与该第二 薄膜晶体管112层叠设置在该第一扫描线SLa上。在其他实施例中，该第二扫描线S化可 省略，W进一步优化该薄膜晶体管阵列的开口率。
[0020] 请一并参阅图3,为本发明薄膜晶体管阵列基板110的第一实施方式沿图2中 III-III切割线的剖视图。所述薄膜晶体管阵列基板110还包括基底113、第一栅极绝缘 层Ille W及第二栅极绝缘层112e。所述第一薄膜晶体管111包括栅极Ilia、第一通道层 mb、第一源极Illc W及第一漏极llld。所述第二薄膜晶体管112包括所述栅极Ilia、第 二通道层112b、第二源极112c W及第二漏极112d。亦即，所述第一薄膜晶体管111与所述 第二薄膜晶体管112共享所述栅极Ilia。在本实施例中，该栅极Illa为该第一扫描线化a 的一部分。可W理解，该栅极Illa也可为与该第一扫描线SLa相连的分支。
[0021] 在本实施方式中，所述第一薄膜晶体管111为底栅极型薄膜晶体管，所述第二薄 膜晶体管112为顶栅极型薄膜晶体管。具体地，所述第二源极112c、第二漏极112d W及第 二通道层11化形成在所述基底113上，且所述第二通道层11化的两端分别覆盖在所述第 二源极112c与第二漏极112d上。所述第二栅极绝缘层112e覆盖所述第二源极112c、第 二漏极112d W及第二通道层11化。所述栅极Illa形成在所述第二栅极绝缘层112e上， 并与所述第二信道层11化的位置相对应。所述第一栅极绝缘层me形成在所述第二栅极 绝缘层112e上，并覆盖所述栅极Ilia。所述第一源极111c、第一漏极Illd W及第一通道 层11化形成在所述第一栅极绝缘层Ille上，所述第一