集成电路封装技术和小形状因子或可穿戴装置的配置的利记博彩app
【技术领域】
[0001]本公开的实施例通常涉及集成电路的领域，且更具体地涉及集成电路(IC)封装技术和小形状因子可穿戴装置的配置。
【背景技术】
[0002]具有集成电路(IC)部件诸如例如管芯和传感器的可穿戴和小形状因子装置正在出现。然而，从在可穿戴或小形状因子装置中的这样的IC部件移除热依然是挑战。此外，传统封装可能太大而不允许这样的IC部件在小形状因子装置中被集成和电耦合在一起。
【附图说明】
[0003]结合附图通过下面的详细描述将容易理解实施例。为了便于这个描述，相似的参考数字指明相似的结构元件。实施例作为示例而不是作为限制在附图的图中示出。
[0004]图1A-C示意性示出根据一些实施例的示例集成电路(IC)封装组件的视图。
[0005]图2A-B示意性示出根据一些实施例的包括电源层或接地层的示例集成电路(IC)封装组件的视图。
[0006]图3A-C示意性示出根据一些实施例的包括在侧壁上的电气路由特征的示例集成电路(IC)封装组件的视图。
[0007]图4A-K示意性示出根据一些实施例的在制造的各种阶段期间的示例集成电路(IC)封装组件的视图。
[0008]图5示意性示出根据一些实施例的用于制造IC封装组件的方法的流程图。
[0009]图6示意性示出根据一些实施例的用于制造IC封装组件的另一方法的流程图。
[0010]图7-8示意性示出根据一些实施例的可合并如本文所述的集成电路(IC)封装组件的不例制造物品。
[0011]图9示意性示出根据一些实施例的包括如本文所述的IC封装组件的计算装置。
【具体实施方式】
[0012]本公开的实施例描述小形状因子或可穿戴装置的集成电路(IC)封装技术和配置。在下面的描述中，将使用通常由本领域中的技术人员使用的术语来描述例证性实现的各种方面以将他们的工作的实质传达给本领域中的其他技术人员。然而，对本领域中的技术人员将明显的是，本公开的实施例可在只有所述方面中的仅仅一些的情况下被实践。为了解释的目的，阐述了特定的数字、材料和配置，以便提供对例证性实现的透彻理解。然而，对本领域中的技术人员将明显的是，本公开的实施例可在没有特定细节的情况下被实践。在其它实例中，公知的特征被省略或简化以便不使例证性实现难理解。
[0013]在下面的详细描述中，参考形成其一部分的附图，其中相似的数字始终指明相似的部件，且其中作为例证示出本公开的主题可被实践的实施例。应理解，可利用其它实施例，且可做出结构或逻辑改变而不偏离本公开的范围。因此，下面的详细描述不应在限制性意义上被理解，且实施例的范围由所附权利要求及其等效形式限定。
[0014]为了本公开的目的，短语“A和/或B”意指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B 和 / 或 C” 意指(A)、(B)、(C)、(A 和 B)、(A 和 C)、(B 和 C)或(A、B 和 C)。该描述可使用基于透视的描述，例如顶部/底部、在……中/在……外、在……之上/在……之下等。这样的描述仅仅用于便于讨论且并不意在将本文描述的实施例的应用限制到任何特定的取向。
[0015]该描述可使用短语“在一个实施例中”或“在各实施例中”，其可以均指相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。在本文可使用术语“与…耦合”连同其派生词。“耦合”可意指下面的内容中的一个或多个。“耦合”可意指两个或更多元件直接物理或电接触。然而，“耦合”也可意指两个或更多元件间接地彼此接触，但然而也仍然彼此协作或交互作用，并可意指一个或多个其它元件耦合或连接在被认为彼此耦合的元件之间。术语“直接耦合”可意指两个或更多元件直接接触。
[0016]在各种实施例中，短语“第一特征形成、沉积或以其它方式设置在第二特征上”可意指第一特征被形成、沉积或设置在第二特征之上，且第一特征的至少一部分可与第二特征的至少一部分直接接触(例如直接物理和/或电接触)或间接接触(例如具有在第一和第二特征之间的一个或多个其它特征)。
[0017]如在本文使用的，术语“模块”可以指的是下列项、是下列项的部分或包括下列项:专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、处理器(共享、专用或组)和/或执行一个或多个软件或固件程序的存储器(共享、专用或组)、组合逻辑电路和/或提供所述功能的其它适当部件。
[0018]图1A-C示意性示出根据一些实施例的示例集成电路(IC)封装组件100的视图。图1A示意性示出IC封装组件100的顶视图。图1B示意性示出IC封装组件100的透视图。图1C示意性示出IC封装组件100的部分透明透视图。在图1C中透明地描绘衬底102和介质层 102a、102b。
[0019]根据各种实施例，图1A-C的IC封装组件100可包括衬底102。在一些实施例中，衬底102可由半导体材料或玻璃组成。例如，在一些实施例中，衬底102可以是硅桥/插入机构。在其它实施例中，衬底102可由与互补金属氧化物半导体(CMOS)制造技术兼容的其它适当的材料组成以在衬底102上形成电路。
[0020]衬底102可具有第一侧面SI和设置成与第一侧面SI相对的第二侧面S2，如可看到的。在一些实施例中，一个或多个穿过衬底的通孔(在下文中“TSV 104”)诸如例如穿过硅的通孔可穿过衬底102在第一侧面SI和第二侧面S2之间形成。TSV 104可包括填充有导电材料诸如例如铜的管道，并可根据任何适当的工艺来形成。
[0021]在一些实施例中，一个或多个TSV 104可配置成路由与衬底102耦合的一个或多个管芯(例如在下文中“管芯110”)的电信号，或可配置成在两个或更多管芯110之间路由电信号。例如，在一些实施例中，TSV 104可配置成路由输入/输出(I/O)和/或电源/接地信号。在一些实施例中，TSV 104中的一个或多个可以是配置成将热量从衬底102路由掉的热TSV。例如，热TSV可在与热TSV的纵长尺寸平行的方向上传导热。在一些实施例中，热TSV可以不配置成路由电信号。在一些实施例中，可在衬底102中实现热TSV和信号TSV的组合。
[0022]在一些实施例中，第一介质层102a可在第一侧面SI上形成，而第二介质层102b可在衬底102的第二侧面S2上形成。第一介质层102a和第二介质层102b中的每一个可包括在其中形成的电气路由特征106以路由(例如管芯110的)电信号。在一些实施例中，电气路由特征106可配置成在第一介质层102a或第二介质层102b的平面中(例如水平地)路由电信号。在一些实施例中，介质层102a、102b可用作钝化层。
[0023]在一些实施例中，电气路由特征106可包括例如再分布线作为迹线。在其它实施例中，电气路由特征106可包括沟槽和/或通孔。例如，在一些实施例中，介质层102a、102b中的一个或两个可代表堆叠在一起的多个介质层。在这样的实施例中，电气路由特征106可包括配置成在第一介质层102a或第二介质层102b的平面中水平地路由电信号的沟槽和在堆叠的介质层之间垂直地路由电信号的通孔。
[0024]在一些实施例中，电气路由特征106耦合TSV 104中的两个或更多TSV，如可在图1A-C中描绘的示例中看到的。在一些实施例中，电气路由特征106可耦合TSV 104中的一个或多个TSV与在介质层102a、102b的终止外围边缘处的管芯110中的一个管芯，如可在图1A-C中描绘的示例中看到的。电气路由特征106可由导电材料诸如例如铜组成。在其它实施例中，电气路由特征106可由其它适当的材料组成。
[0025]在一些实施例中，介质层102a、102b可由二氧化硅(Si02)或氮化硅(SiN)组成。在其它实施例中，介质层102a、102b可由其它适当的介质材料组成。可使用在管芯上形成后端层的适当技术诸如例如CMOS制造技术来形成介质层102a、102b。衬底102可包括设置在衬底102的第一侧面SI和第二侧面S2之间的侧壁SW，如可看到的。在一些实施例中，侧壁SW可基本上与第一侧面SI和第二侧面S2垂直。侧壁可限定衬底102的周边(例如终止边缘)。在一些实施例中，在附着管芯110之前，侧壁SW可配置成接纳在侧壁SW的相应表面上的管芯110的附着。例如，相应的