一种半导体器件的利记博彩app
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及特别涉及一种半导体器件的利记博彩app。
【背景技术】
[0002]硅通孔(Through Silicon Via，简称TSV)技术是3D封装工艺的关键技术之一。TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
[0003]根据TSV制作工艺所处的阶段不同，可以分为:前通孔(Via-first)，中通孔(via-middle)和后通孔(via_last)三种工艺流程,其中，via-first是在制造CMOS之前的空白硅片上刻蚀制作出TSV ；via-middle是在制造CMOS之后但在后段制程(BEOL)之前在晶圆上刻蚀制作出TSV，via-last是在后段制程之后，在减薄晶圆的背面刻蚀制作出TSV。
[0004]通常情况下，via-middle工艺需要在接触孔CT刻蚀、填充、机械研磨之后进行TSV蚀刻、Cu电镀填充、机械研磨、金属线层Ml沉积及后段制程。该方法在金属线层Ml沉积之前引入TSV制程，能够和Fab里各种工艺实现较好融合，是目前业界最为常用的一种方法。
[0005]目前，中通孔工艺普遍采用具有高电导率的金属Cu作为TSV的填充材料。但是由于铜的热膨胀系数是硅的7.4倍，导致较大的应力失配，尤其是在铜金属填充后，对铜层进行化学机械研磨工艺的前后，应力会发生巨大变化，使得TSV和衬底之间产生裂缝，如图1所示。裂缝的存在，使Cu金属扩散至衬底之中，导致漏电大大增加，引起严重的可靠性问题。因此如何将应力缓慢释放，防止硅通孔裂缝的产生进而解决WAT漏电是目前亟待解决的一个问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了克服目前存在的问题，本发明提供一种半导体器件的利记博彩app，包括:
[0008]提供晶圆，所述晶圆包括半导体衬底，位于所述半导体衬底上的器件，形成于所述半导体衬底上覆盖所述器件的层间介电层，以及贯穿所述层间介电层和部分所述半导体衬底的通孔；
[0009]在所述通孔内以及所述层间介电层的表面上形成金属层；
[0010]执行第一平坦化步骤，以去除位于所述层间介电层表面上的部分金属层；
[0011]进行退火合金化处理；
[0012]执行第二平坦化步骤，以完全去除位于所述层间介电层表面上的金属层。
[0013]进一步，所述部分金属层的厚度为所述层间介电层表面上的所述金属层厚度的70%?90%。
[0014]进一步，所述退火合金化处理的温度为100°C?450°C，退火时间为I?60min。
[0015]进一步，所述金属层的材料为铜金属。
[0016]进一步，采用化学电镀的方法形成所述金属层。
[0017]进一步，在形成所述金属层之前，在所述层间介电层上还形成有硬掩膜层，所述通孔贯穿所述硬掩膜层、所述层间介电层和部分所述半导体衬底。
[0018]进一步，在形成所述金属层之前，还包括依次在所述通孔的底部和侧壁，以及所述层间介电层的表面依次沉积形成绝缘层和阻挡层的步骤。
[0019]进一步，所述第二平坦化还用于去除位于所述层间介电层的表面上的绝缘层和阻挡层。
[0020]进一步，所述第一平坦化或所述第二平坦化均为化学机械研磨工艺。
[0021]进一步，所述绝缘层的材料选自氧化硅、氮化硅、氧化层-氮化层-氧化层的多层结构、氧化铪或氧化铝；所述阻挡层的材料选自钛-氮化钛、钽-氮化钽、氮化锆、钨、氮化钨、氮化钛锆。
[0022]综上所述，根据本发明的利记博彩app，能够使晶圆的应力缓慢释放，可以有效防止硅通孔中裂缝的产生，从而减少TSV漏电问题，进而提高器件的可靠性和良率。
【附图说明】
[0023]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0024]附图中:
[0025]图1示出了 TSV和衬底之间产生的裂缝示意图；
[0026]图2A-2B示出了现有的一种TSV的工艺过程中相关步骤所获得的器件的剖视图；
[0027]图3示出了现有工艺TSV化学机械研磨工艺前后晶圆应力变化趋势图；
[0028]图4示出了根据本发明一个实施方式来制作TSV的工艺流程图；
[0029]图5A-5C示出了本发明一个实施方式来制作TSV的工艺过程中相关步骤所获得的器件的剖视图；
[0030]图6示出了本发明示例性实施例中TSV化学机械研磨工艺前后晶圆应力变化趋势图。
【具体实施方式】
[0031]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0032]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0033]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0034]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0035]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0036]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0037]下面，参考图2A-2B对现有的一种TSV的工艺流程存在的问题做进一步说明。
[0038]首先，如图2A所示，提供半导体衬底200，在所述半导体衬底上形成有器件201，以及覆盖所述器件201的层间介电层202，在所述层间介电层202上形成有硬掩膜层204在所述层间介电层202内还形成有与所述器件201电连接的接触栓塞203。
[0039]形成贯穿所述硬掩膜层204和层间介电层202和部分半导体衬底200的通孔，在所述通孔的底部和侧壁上，以及硬掩膜层204上依次形成绝缘层和阻挡层；通过化学电镀的方法向所述通孔内填充金属铜，直至填满所述通孔并继续在硬掩膜层204上形成金属铜，最终形成填充所述通孔并覆盖所述硬掩膜层204的铜层205。铜金属电镀后，晶圆正向弯曲，BOW 值为 163.77 μ m。
[0040]接着，进行退火处理，以使铜层更加致密，经过退火处理后，晶圆变为负向弯曲，BOff 值为-89.68 μ m。
[0041]接着，对所述铜层进行化学机械研磨，停止于所述硬掩膜层204内。使用化学机械研磨将硬掩膜层204上的铜层、阻挡层和绝缘层去除，经过该步骤之后，晶圆重新变为正向弯曲，BOW值为23.88 μ m。
[0042]如图3所示的晶圆应力变化趋势图，我们可以看出，目前的工艺会使晶圆的应力发生剧烈的变化，导致TSV裂缝的产生，引起铜扩散问题，使TSV和衬底之间的漏电增加。
[0043]因此，本发明提出一种新的利记博彩app，以解决上述问题。
[0044][示例性实施例]
[0045]下面将结合图4和图5A-5C对本发明的半导体器件的利记博彩app进行详细描述。
[0046]其中，图4示出了根据本发明一个实施方式来制作TSV的工艺流程图；图5六-5(:示出了本发明一个实施方式来制作TSV的工艺过程中相关步骤所获得的器件的剖视图。
[0047]执彳丁步骤401,提供晶圆50,所述晶圆50包括半导体衬底和位于半导体衬底上的器件，以及形成于所述半导体衬底上覆盖所述器件的层