芯片封装方法及封装组件的利记博彩app
【技术领域】
[0001]本发明涉及地半导体技术，更具体地，涉及无需引线框架的晶片级芯片封装方法和封装组件。
【背景技术】
[0002]芯片封装是将芯片包裹在封装料中，从而将半导体材料与外界环境隔开并且提供与外部电路的电连接的工艺。在芯片封装工艺之后形成的封装组件即可以在市场销售的芯片广品O
[0003]现有的芯片封装工艺包括将晶片切割成单个芯片，将单个芯片放置在引线框架上，塑封和切割引线框架等多个步骤。进一步改进的芯片封装工艺包括在整个晶片放置引线框架和进行塑封，然后将晶片、塑封料和引线框架一起切割成单个封装组件。这种改进的芯片封装工艺称为晶片级封装(Wafer-Level Chip Scale Packaging，缩写为WL-CSP)，不仅可以减小封装组件的尺寸，而且由于不需要逐个芯片进行塑封，从而可以提高生产效率。
[0004]上述现有的芯片封装工艺均使用引线框架，在塑封之前必须将芯片放置在引线框架的合适位置并且电连接。芯片与引线框架之间的电连接主要有两种方式:引线键合和导电凸块焊接。在引线键合工艺中，芯片的非有源面与引线框架相对，将芯片的非有源面粘接在引线框架上，然后采用键合线，将芯片的有源面上的焊盘连接至引线框架上。在导电凸块焊盘工艺中，芯片的非有源面背向引线框架，芯片的有源面形成导电凸块，并且将导电凸块焊接在引线框架上，同时实现芯片在引线框架上的机械固定和电连接。
[0005]芯片与引线框架之间的连接导致工艺复杂性和良率降低。预成型的引线框架对封装在其上的芯片的引脚数以及引脚布局有限制，这样不便于封装的灵活性设计。在引线键合工艺中，金属引线必然增大封装电阻和寄生电容。在导电凸块焊接工艺中，导电凸块与引线框架的焊接使得导电凸块之间的间距受到限制。相应地，芯片焊盘也需要大于一定的间距，从而不能用于密焊盘间距芯片的封装。
[0006]期望进一步改进晶片级芯片封装工艺以改善封装组件的电性能，提高封装组件的可靠性和引脚密度。
【发明内容】
[0007]有鉴于此，本发明的目的在于提供一种利用重布线层代替引线框架和键合线，从而解决键合线导致电性能劣化以及引线框架导致引脚布局限制的问题。
[0008]根据本发明的一方面，提供一种芯片封装方法，包括;在多个芯片上形成第一封装层，所述多个芯片分别包括相对的第一表面和第二表面，以及在所述第一表面形成的多个第一导电凸块;在所述第一封装层的表面上形成重布线层;在所述重布线层上形成多个第二导电凸块，从而形成封装结构；以及将所述封装结构分离成多个封装组件，其中，所述重布线层将所述多个第一导电凸块连接至所述多个第二导电凸块，从而提供所述多个芯片至外部电路的导电路径。
[0009]优选地，在形成多个第二导电凸块的步骤和将所述封装结构分离成多个封装组件的步骤之间，还包括:在所述多个第二导电凸块的表面形成焊料。
[0010]优选地，所述焊料包括焊块或焊球。
[0011 ]优选地，在形成第一封装层的步骤之前，还包括将所述多个芯片固定在支撑层上。
[0012]优选地，将所述多个芯片固定在支撑层上的步骤包括:在包含所述多个芯片的晶片的背面形成第一支撑层;将所述晶片和所述第一支撑层一起分离成多个芯片；以及将所述多个芯片固定在第二支撑层上。
[0013]优选地，将所述多个芯片固定在所述第二支撑层上包括:在所述第二支撑层上设置粘性层；以及将所述多个芯片放置在所述粘性层上，使得所述第一支撑层接触所述粘性层。
[0014]优选地，在形成所述多个第二导电凸块的步骤和将所述封装结构分离成多个封装组件的步骤之间，还包括:进行加热，使得所述粘性层失去粘性，从而所述第二支撑层与所述第一支撑层分离。
[0015]优选地，将所述多个芯片固定在所述第二支撑层上包括:采用粘接剂将所述第一支撑层粘接在所述第二支撑层上。
[0016]优选地，在形成所述多个第二导电凸块的步骤和将所述封装结构分离成多个封装组件的步骤之间，还包括:使用溶剂去除所述粘接剂，使得所述第二支撑层与所述第一支撑层分1? O
[0017]优选地，所述第一支撑层为绝缘胶层或绝缘树脂层，并且在所述封装组件中，所述第一支撑层作为所述封装组件的封装体的一部分。
[0018]优选地，所述第一支撑层为金属层，并且在所述封装组件中，所述第一支撑层为所述多个芯片提供附加的导电通道或散热通道。
[0019]优选地，在多个芯片上形成第一封装层的步骤之前，还包括:按照预定间距放置所述多个芯片，所述预定间距对应于所述多个封装组件的尺寸。
[0020]优选地，所述第一封装层覆盖所述多个芯片的第一表面并且填充相邻芯片之间的空隙，将所述多个芯片连接成整体。
[0021]优选地，形成重布线层的步骤包括:在所述第一封装层的表面形成图案化的籽层；以及将所述籽层增厚成所述重布线层。
[0022]优选地，形成图案化的籽层的步骤包括:形成籽层，所述籽层的至少一部分接触所述多个第一导电凸块的表面;在所述籽层的表面，采用光致抗蚀剂层形成包括开口的图案层;采用蚀刻剂选择性地去除所述籽层的暴露部分;去除所述图案层，其中，所述籽层的剩余部分形成布线图案。
[0023]优选地，采用化学镀或真空蒸镀形成籽层。
[0024]优选地，采用电镀或化学镀增厚所述籽层。
[0025]优选地，在形成图案化的籽层之前，还包括:在所述第一封装层中开口，以暴露所述多个第一导电凸块的表面。
[0026]优选地，在形成图案化的籽层之前，还包括:平整所述第一封装层的表面，以暴露所述多个第一导电凸块的表面。
[0027]优选地，在形成重布线层的步骤之前，还包括:对所述多个第一导电凸块进行表面粗化处理。
[0028]优选地，采用酸碱化学处理获得粗化的表面。
[0029]优选地，在形成所述多个第二导电凸块的步骤和将所述封装结构分离成多个封装组件的步骤之间，还包括:在所述第一封装层上形成第二封装层，所述第二封装层覆盖所述重布线层和所述多个第二导电凸块；以及平整所述第二封装层的表面，以暴露所述多个第二导电凸块的表面。
[0030]根据本发明的另一方面，提供一种封装组件，包括:芯片，所述芯片具有相对的第一表面和第二表面;多个第一导电凸块，位于所述芯片的第一表面上;支撑层，附着于所述芯片的第二表面上;第一封装层，覆盖所述芯片的第一表面和侧面;重布线层，位于所述第一封装层的表面上，并且与所述多个第一导电凸块电接触;多个第二导电凸块，位于所述重布线层上，其中，所述重布线层将所述多个第一导电凸块连接至所述多个第二导电凸块，从而提供所述多个芯片至外部电路的导电路径。
[0031]优选地，还包括:在所述多个第二导电凸块的表面形成的焊料。
[0032]优选地，所述焊料包括焊块或焊球。
[0033]优选地，所述支撑层为绝缘胶层或绝缘树脂层，并且作为所述封装组件的封装体的一部分。
[0034]优选地，所述支撑层为金属层，并且为所述芯片提供附加的导电通道或散热通道。
[0035]优选地，还包括:第二封装层，位于所述第一封装层上，并且暴露所述多个第二导电凸块的表面。
[0036]根据本发明实施例的芯片封装方法，不仅可以实现晶片级封装，而且进一步可以省去引线框架和键合线。在该方法中，利用重布线层代替引线框架和键合线，设置在多个封装层中的重布线层和导电凸块实用芯片与外部电路之间的导电路径，并且可以直接利用导电凸块直接作为引脚。
[0037]相对于现有技术来说，由于无需使用预成型的引线框架，封装芯片的引脚在封装的过程中形成，有利于封装的灵活设计，无需键合引线，封装电阻低。此外，通过重布线层重新排布电极的位置后，再通过导电凸块来引出电极，可适应于高焊盘密度的芯片的封装。
[0038]在优选的实施例中，该封装工艺步骤大部分都在第二支撑层上制作完成，有利于实现自动化封装，提高生产效率。
【附图说明】
[0039]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0040]图1示出包括多个芯片的晶片的俯视图；以及
[0041]图2a至2j示出根据本发明的第一实施例的芯片封装方法的各个阶段的截面图。
【具体实施方式】
[0042]以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
[0043]应当理解，在描述器件的结构时，当将一层、一个区域称为位