半导体器件及其沟道结构的利记博彩app
【技术领域】
[0001]本发明总的来说涉及半导体器件，并且尤其涉及包含二维层状沟道材料的三维半导体器件。
【背景技术】
[0002]尽管实现了多种增强技术，但是目前的硅基晶体管的性能和可扩展性正在达到基本极限。正在考虑诸如Ge和II1-V族半导体的可选的半导体材料，但是这些相对昂贵的材料的超薄体性能可扩展性仍然是一个挑战。
【发明内容】
[0003]本发明的实施例提供了一种半导体器件，包括:复合结构，包括:内芯杆，基本沿着所述半导体器件的沟道方向延伸；以及外部套管层，设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的所述外部套管层。
[0004]本发明的另一实施例提供了一种半导体器件，包括:复合结构，包括内芯杆，基本沿着所述半导体器件的沟道方向延伸；和外部套管层，设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的所述外部套管层；其中，所述外部套管层的中心部分横越在所述半导体器件的所述沟道长度上，并且限定所述半导体器件的沟道区；其中，所述外部套管层的相对的一对端部分别限定所述半导体器件的源极区和漏极区。
[0005]本发明的又一实施例提供了一种半导体器件，包括:复合结构，包括内芯杆，基本沿着所述半导体器件的沟道方向延伸；和外部套管层，设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的外部套管层；其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区；以及全环栅结构，设置在所述沟道区处的所述外部套管层上。
【附图说明】
[0006]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚地讨论，各种部件的尺寸可以被任意增加或减少。
[0007]图1A至图1C示出了根据本发明的实施例的半导体器件的透视图。
[0008]图2A至图2D示出了根据本发明的实施例的半导体器件的一部分的等轴视图和截面图。
[0009]图3A至图3B示出了根据本发明的实施例的半导体结构的一部分的等轴视图和截面图。
[0010]图4A至图4B示出了根据本发明的实施例的半导体结构的一部分的等轴视图和截面图。
[0011]图5A至图5B示出了根据本发明的多个实施例的半导体器件的一部分的等轴视图。
[0012]图6A至图6D示出了根据本发明的多个实施例的半导体器件的一部分的等轴视图。
[0013]图7A至图71示出了根据本发明的实施例的在多个制造阶段中的半导体器件的一部分的等轴视图和截面图。
【具体实施方式】
[0014]以下公开内容提供了多种不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
[0015]此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
[0016]为了参考方向的简化和准确，提供x-y-z参考坐标，其中通常在第一方向上沿着衬底表面定位X轴，通常沿着衬底表面垂直于X轴定位1轴，同时通常沿着关于衬底的平面垂直的方向定位Z轴(多数情况下，通过x-y平面定义)。
[0017]尽管实现了多种增强技术(诸如用于增强型静电控制的新型器件架构、通过应变沟道(strained channels)使传输增强、改进的掺杂剂活化和寄生电阻减小)，但是目前的硅基晶体管的性能和可扩展性正在达到基本极限。正在考虑诸如Ge和II1-V族的可选的半导体材料，但是这些相对昂贵的材料的超薄体性能可扩展性仍然是一个挑战。
[0018]相反地，2D过渡金属硫族化合物“TMD”的单层或超薄层似乎具有突出的传输特性，TMD通常具有通式TX2，其中T通常表示来自元素周期表{IVB、VB、VIB}族的过渡金属，并且X表示来自{S、Se、Te}族的一种元素。这些层状材料展示出不同范围的电气特性，从块状材料的间接带隙变化到薄层厚度材料的直接带隙。TMD材料的独特的特性已经显示出应用在纳米电子中的巨大潜能。
[0019]在结构上，层状TMD可被认为是堆叠的二维X-T-X夹层。每一夹层内的键合都具有很强的共价键类型，以给夹层提供突出的层内强度，但是夹层间的键合具有较弱的范德华类型(van der ffaals type)。通常将层状TMD的晶体结构描述为lT、2H、3R、4Ha、4Hb、6R相[1、2]。整数表示垂直于X-T-X层的每个晶胞(unit cell)的X_T_X层数，同时T、H和R分别表示三角形、六边形、对称菱面体。插层工艺(process of intercalat1n)在弱親合夹层之间引入外来原子或分子。插层不仅增加了层分离，而且提供了调整主体材料的电气特性的有效方法。
[0020]另一方面，诸如硅、锗和锡的某些元素的2-D膜表现得像在其边缘处可能具有室温超导特性的拓扑绝缘体。具体地，硅烯、锗烯和锡烯分别是硅(Si)的2-D同素异形体、锗(Ge)的2-D同素异形体和锡(Sn)的2-D同素异形体。拓扑绝缘体表现得像在其内部是绝缘体，然而在其边界部分(如，块状物的表面或薄膜的边缘)展示出导电特性，这意味着载流子只能沿着该材料的边界部分移动。特别地，已经显示出2-D锡(锡烯)表现得像在锡烯带的边缘处可能具有室温超导特性的拓扑绝缘体。
[0021]由于插层式(intercalated)TMD、石墨和其他层状结构的过渡金属氮化物(TMD)的特殊结构和传输特性(尤其是超导性)，所以它们已经引起了广泛关注。特别地，由于最近在石墨插层化合物(GIC’ s)YbC6、CaC6、CuxTiSejP锡稀中发现了超导性，所以引起了新的兴趣。这种独特的特性使2-D TMD和拓扑绝缘体材料成为用于场效应晶体管(“FET”)的有希望的候选。例如，由于这些2-D层状材料的表面具有金属性/导电性，所以源极/漏极掺杂工艺将不再像采用传统的硅基材料的器件所要求的那样有必要。而且，可以通过施加合适的栅极电压来使由这些2-D层状材料制成的导电沟道导通。
[0022]在薄膜的形成中，取决于膜厚度，一些拓扑绝缘体(诸如Sb2Te3(三碲化二锑)、Bi2Se3(三砸化二铋)或Bi2Te3(三碲化二铋))可以展示出金属性或半导体性。可以通过薄膜厚度来控制带隙的宽度。例如，这种材料的更薄的膜可以展示出半导体性质，而这种材料的更厚的膜展示出金属特性。因此有可能制造具有更厚的源极和漏极以及更薄的沟道区的场效应晶体管，其中源极和漏极具有金属性，并且沟道区是半导体。
[0023]图1A至图1C示出了根据本发明的实施例的半导体器件的透视图。如本发明中所使用的，术语半导体器件通常指全环栅(GAA)晶体管，该GAA晶体管可以包括任何基于纳米线的多栅极器件。其他的晶体管结构和类似的结构都在本发明所考虑的范围内。GAA晶体管可以包括在微处理器、存储器单元和/或其他集成电路(1C)中。
[0024]首先看器件100、10(Γ和100"，分别显示出多沟道垂直全环栅(“VGAA”)器件、单沟道垂直全环栅器件和单沟道横向全环栅(“HGAA”)器件的外观。然而，与具有类似结构外观的传统的器件(通常依赖于由掺杂剂改性的半导体材料制成的梁结构(beamstructure)作为载流子沟道)相比，根据本发明的器件包括使用可具有增强的沟道性能的2-D层状材料的复合结构。
[0025]图1A示出了根据本发明的一个实施例的半导体器件100的透视图。特别地，示例性器件100采用了多沟道VGAA架构的3-D结构布置。像这样的垂直沟道器件组成了新的设计架构，其中关于晶圆/衬底的平面垂直地布置器件的源极区和漏极区。晶体管器件的沟道结构基本垂直延伸，以桥接在源极区与漏极区之间，并且限定垂直沟道的方向。由于将器件的源极区、沟道区和漏极区布置为关于衬底的平面垂直的堆叠件，所以垂直沟道构构提供了显著减小的横向轮廓。
[0026]示例性器件100包括衬底101a的表面上的一对复合结构102a，以作为器件的沟道结构，每一个复合结构都包括具有基本垂直延伸的圆柱形轮廓的内芯杆110a。在一些实施例中，例如，衬底101a是选择性地包括Si和Ge材料的半导体块状衬底。在一些实施例中，衬底101a包括绝缘体上硅(SOI)结构、绝缘体上SiGe(SiGeOI)或绝缘体上Ge (GeOI)。在一些实施例中，衬底101a可以包括:化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟；合金半导体，包括 SiGe、SiGeSn、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP 和GalnAsP ;其他合适的材料；或它们的组合。
[0027]包括合适的2-D层状沟道材料的外部套管层120a设置在内芯杆110a上，从而得到基本垂直延伸的复合结构102a。合适的2-D层状沟道材料可以包括层状过渡金属硫族化合物(其具有通式TX2，其中Τ通常是来自元素周期表的IVB族