介质层结构、其制备方法及半导体器件的利记博彩app

文档序号:9689333阅读:1031来源:国知局
介质层结构、其制备方法及半导体器件的利记博彩app
【技术领域】
[0001] 本申请涉及半导体制造领域,具体而言,涉及一种介质层结构、其制备方法及半导 体器件。
【背景技术】
[0002] 随着半导体制造工艺的不断更新和改进,半导体器件也逐渐向小尺寸、密集型发 展。尺寸的变小对于器件中各元件的性能要求就不断提高。例如,对于小尺寸的半导体器 件而言,如何防止金属互连结构之间的耦合电容变得极为重要。耦合电容通常是互连结构 之间的距离和位于互连结构之间材料的介电常数(K)的函数。为了降低耦合电容,通常采 用低介电常数(K〈4)的材料作为互连结构之间及各层间的介质材料。由于空气的介电常数 较小(Κ= 1),为了进一步降低介质材料的介电常数,通常向介质材料中引入多孔性,使其 形成多孔低Κ介质材料。
[0003] 然而,由于多孔材料吸水的特性,在干法刻蚀、湿法刻蚀及平坦化处理的过程中, 使得上述多孔低Κ介质材料容易吸收空气中或周围处理环境中的水份。这些水份进入多孔 材料的孔中后,会造成材料的介电常数升高,从而会造成半导体器件的耦合电容出现升高, 进而会降低器件的电性能。
[0004] 在此基础上,如何解决多孔低Κ介质材料的吸水问题成了半导体行业内关注的重 点。

【发明内容】

[0005] 本申请旨在提供一种介质层结构、其制备方法及半导体器件,以解决现有技术中 多孔低Κ介质材料存在易吸水,从而导致介质层介电常数升高的问题。
[0006] 为了实现上述目的,根据本申请的一个方面,提供了一种介质层结构,其包括多孔 低Κ材料层,多孔低Κ材料层包括多孔层和形成于多孔层上表面的封孔层。
[0007] 进一步地,上述多孔低Κ材料层包括层叠设置的多层多孔层,以及与各多孔层交 替设置的两层或多层封孔层。
[0008] 进一步地,上述封孔层通过等离子体处理多孔层的上表面形成。
[0009] 进一步地,上述多孔层的材料为碳掺杂二氧化硅、有机硅玻璃或旋转式碳掺杂玻 3?〇
[0010] 进一步地,上述多孔层的总厚度为5(.丨~50()A:对应于各层多孔层的每一层封孔层的 厚度为5~1.6A。
[0011] 根据本申请的另一方面,提供了一种半导体器件,包括介质层结构,其中,介质层 结构为上述的介质层结构。
[0012] 根据本申请的另一方面,还提供了一种介质层结构的制备方法,其包括:在提供的 衬底上形成多孔层;采用等离子体处理多孔层的上表面,形成封孔层,从而形成多孔低K材 料层。
[0013] 进一步地,形成封孔层的步骤之后在封孔层的上表面形成另一个多孔层,采用等 离子体处理另一个多孔层的上表面,形成另一个封孔层,从而形成多孔低K材料层;或者, 重复形成多孔层和封孔层的步骤,形成叠加设置的多层多孔层,以及多层封孔层,从而形成 多孔低K材料层。
[0014] 进一步地,形成多孔层的步骤包括:在衬底上沉积低K材料,形成低K材料层;采 用紫外光照射低K材料层,形成多孔层。
[0015] 进一步地,上述等离子体处理的方式为氦气等离子体处理或氢气等离子体处理。
[0016] 进一步地,上述等离子体处理的步骤中,等离子气体的流量为100~3000sccm,压 力为0· 1~lOTorr,处理的功率为100~5〇OW。
[0017] 应用本申请的介质层结构、其制备方法及半导体器件,在介质层中形成了多孔低K 材料层,并且在多孔低K材料层的多孔层的表面上设置了一层封孔层。这层封孔层能够对 下方的多孔层起到了保护作用,有利于阻碍环境中的水份进入多孔材料的孔中。从而能够 抑制介质层因吸水导致的介电常数升高的现象,进而有利于维持半导体器件较低的耦合电 容。
【附图说明】
[0018] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示 意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
[0019] 图1示出了本申请一种根据本申请实施方式中介质层结构的制备方法的工艺流 程意图;
[0020] 图2至图5示出了一种根据本申请实施方式中介质层结构的制备方法各步骤所形 成的基体的剖面示意图;其中,
[0021] 图2示出了所提供的衬底的剖面示意图;
[0022] 图3示出了在图2所示的衬底上形成多孔层后的基体的剖面示意图;
[0023] 图4示出了在图3所示的多孔层的上表面形成封孔层后的基体的剖面示意图;
[0024] 图5示出了在图2所示的衬底上形成多层多孔层,并在每一层多孔层上表面上形 成封孔层,进而形成多孔低K材料层后的基体的剖面示意图;
[0025] 图5-1示出了在图2所示的衬底上形成低K材料层,并在低K材料层上形成多孔 层后的基体的剖面示意图;
[0026] 图5-2示出了在图5-1所示的多孔层的上表面上形成封孔层后的基体的剖面示意 图;
[0027] 图5-3示出了在图5-2所示的封孔层上表面上形成另一个多孔层,并在另一个多 孔层的上表面上形成另一个封孔层后的基体的剖面示意图;
[0028] 图6示出了实施例1和2、对比例1中的介质层暴露在空气中时,介质层的介电常 数随暴露时间的变化图。
【具体实施方式】
[0029] 需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本申请。
[0030] 需要注意的是,这里所使用的术语仅是为了描述【具体实施方式】,而非意图限制根 据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式 也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于"包含"和/或"包 括"时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0031] 为了便于描述,在这里可以使用空间相对术语,如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等,用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而,示例性术语"在……上方"可以包括"在……上方" 和"在……下方"两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方 位),并且对这里所使用的空间相对描述作出相应解释。
[0032] 正如【背景技术】部分所介绍的,现有的多孔低K介质材料存在易吸水,从而导致介 质层介电常数升高、半导体器件耦合电容大的问题。为了解决这一问题,本申请申请人提供 了一种介质层。该介质层包括多孔低K材料层,多孔低K材料层包括多孔层和形成于多孔 层表面上的封孔层。本申请上述的介质层所包含的多孔低K材料层,通过在多孔层的表面 上形成一层封孔层,以对下方的多孔层起到了保护作用,有利于阻碍空气中的,或者后期干 法刻蚀、湿法刻蚀或平坦化处理时环境中的水份进入多孔材料的孔中。从而能够抑制介质 层因吸水导致的介电常数升高的现象,进而有利于维持半导体器件较低的耦合电容。
[0033] 本申请上述的介质层结构中,只要在多孔低K材料层中多孔层的上表面上加设一 层封孔层,便能够在一定程度上抑制多孔层的吸水性。在一种优选的实施方式中,上述多孔 低K材料层包括层叠设置的两层或多层多孔层,以及与各多孔层交替设置的两层或多层封 孔层。相比于仅在整体的多孔层上方设置一层封孔层而言,将多孔低K材料层分为两层或 多层多孔层,并且在每一层多孔层层的上表面上均设置一层封孔层,能够进一步对每一层 多孔层进行防吸水保护。这样的多重保护有利于进一步抑制多孔低K材料层的吸水性,使 包括其的介质层具有更高的介电常数稳定性,进而使其能够在更长时间内保持较低的耦合 电容,从而提高半导体器件的使用性能。上述多层是指三层或大于三层。
[0034] 本申请上述的介质层结构中,形成的封孔层只要具有较高的致密性,即能够在一 定程度上抑制下方多孔层的吸水性。在一种优选的实施方式中,上述封孔层通过等离子处 理多孔层的上表面形成。利用等离子体处理的方式,能够增加多孔层上表面的致密性。这层 致密性的薄膜能够在抑制下方多孔层的吸水性的同时,其本身仍旧具备较低的介电常数。 在同样的介质层厚度的要求下,这层致密性较高、介电常数较低的薄膜能够平衡介质层整 体的低吸水性和低介电常数。使半导体器件具有更好的使用性能。更优选地,上述多孔层 的总厚度为50~500A;对应于各层多孔层的各层封孔层的厚度为5~10A。
[0035] 本申请上述的介质层结构中,形成多孔层的材料采用本领域技术人员所惯用的材 料即可。其中优选包括但不限于碳掺杂二氧化硅、有机硅玻璃或旋转式碳掺杂玻璃。
[0036] 另外,本申请还提供了一种半导体器件,该半导体器件中的介质层结构采用本申 请的上述介质层结构。通过在介质层结构中的多孔低K材料层上表面增设封孔层,能够降 低多孔低K材料层的吸水性能。从而能够提高介质层结构的介电常数稳定性,进一步提高 半导体器件的使用性能。
[0037] 另外,本申请还提供了一种介质层结构的制备方法,如图1所示,其包括以下步 骤:在提供的衬底100上形成多孔层210 ;采用等离子体处理多孔层210的上表面,形成封 孔层211,进而形成多孔低K材料层200。
[0038] 本申请所提供的介质层结构的制备方法,通过采用等离子体处理多孔层210的上 表面,在该多孔层210的上表面上形成了一层致密性较高的封孔层211。这层封孔层211有 利于抑制多孔层210的吸水性,从而能够缓解整个介质层因多孔低K材料层的吸水引起的 介电常数升高的问题,进而提高半导体器件的使用性能。
[0039] 下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式 可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当 理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实 施方式的构思充分传达给本领域普通技术人员,在附图中
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1