半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体领域,尤其涉及半导体结构的形成方法。
【背景技术】
[0002]随着集成电路制造技术的不断发展,晶体管的特征尺寸也越来越小,在晶体管特征尺寸不断缩小情况下,为了提高晶体管的源极和漏极的电子迁移速率,材料为锗的有源区被引入到P型晶体管和N型晶体管中。随着晶体管的特征尺寸进一步减小,材料为三五族元素的有源区被引入到N型晶体管来代替材料为锗的有源区。
[0003]图1?图4是现有技术中的一种半导体结构的形成方法的剖面结构流程示意图。参考图1?图4,具体形成过程如下:
[0004]参考图1,提供半导体衬底100,半导体衬底100包括NM0S区域A和PM0S区域B。NM0S区域A用来形成NM0S晶体管,PM0S区域B用来形成PM0S晶体管。在NM0S区域A的半导体衬底100内形成至少一个浅沟槽隔离结构(STI)lOl。在PMOS区域B的半导体衬底100内形成至少一个浅沟槽隔离结构201。
[0005]接着,参考图2,刻蚀NM0S区域A的浅沟槽隔离结构101两侧的半导体衬底形成NM0S区域A的第一凹槽103,第一凹槽103的深度小于浅沟槽隔离结构101的深度。刻蚀PM0S区域B的浅沟槽隔离结构201两侧的半导体衬底形成PM0S区域B的第一凹槽203,第一凹槽203的深度小于浅沟槽隔离结构201的深度。
[0006]接着,参考图3,在NM0S区域A的第一凹槽103内形成锗层104a,NMOS区域A的锗层104a填充满第一凹槽103且高于半导体衬底100,NM0S区域A的锗层104a在第一凹槽103中的部分被隔离结构101隔离,NM0S区域A的锗层104a高于半导体衬底100的部分呈分立结构。在PM0S区域B的第一凹槽203内形成锗层204a,PM0S区域B的锗层204a填充满第一凹槽203且高于半导体衬底,PM0S区域B的锗层204a在第一凹槽203的部分被浅沟槽隔离结构201隔离,PM0S区域B的锗层204a高于半导体衬底100的部分呈分立结构。
[0007]接着,参考图4,采用化学机械研磨的方法将高于半导体衬底的NM0S区域A的锗层104a和PM0S区域B的锗层204a去除。NM0S区域A中的第一凹槽103内形成第一剩余锗层104b。PMOS区域B的第一凹槽203内形成第一剩余锗层204b。这样,就形成了 NM0S区域A的有源区和PM0S区域B的有源区。
[0008]接着,在NM0S区域A的有源区上形成NM0S区域A的栅极结构,在NM0S区域A的栅极结构的周围形成侧墙,以NM0S区域A的侧墙为掩膜,在NM0S区域A侧墙两侧的有源区进行N型离子注入,形成NM0S区域A的源极和漏极。在PM0S区域B的有源区上形成PM0S区域B的栅极结构,在PM0S区域B的栅极结构的周围形成侧墙,以PM0S区域B的侧墙为掩膜,在PM0S区域B的侧墙两侧的有源区进行P型离子注入,形成PM0S区域B的源极和漏极。
[0009]然而,采用现有技术的方法,形成的NM0S区域A的有源区和形成的PM0S区域B的有源区的性能不佳。
【发明内容】
[0010]本发明解决的问题是采用现有技术的方法,形成的NM0S区域的有源区和形成的PM0S区域的有源区的性能不佳,从而使半导体结构的性能不佳。
[0011]为解决上述问题,本发明提供一种半导体结构的形成方法,包括:
[0012]提供半导体衬底;
[0013]在所述半导体衬底上形成至少一个隔离结构;
[0014]在所述隔离结构两侧的半导体衬底内形成第一凹槽,所述第一凹槽深度小于所述隔离结构的深度;
[0015]在所述第一凹槽内填充满第一半导体材料层,且第一半导体材料层高于所述半导体衬底,所述高于半导体衬底的第一半导体材料层呈分立结构;
[0016]在所述半导体衬底、隔离结构、第一半导体材料层上形成第一连接层;
[0017]去除高于半导体衬底的第一半导体材料层和第一连接层。
[0018]可选的,去除高于半导体衬底的第一半导体材料层和第一连接层后,还包括对所述第一半导体材料层进行P型掺杂的步骤。
[0019]可选的,所述半导体衬底包括PM0S区域和NM0S区域;
[0020]所述隔离结构包括PM0S区域的隔离结构和NM0S区域的隔离结构;
[0021]所述第一凹槽包括PM0S区域的第一凹槽和NM0S区域的第一凹槽;
[0022]所述第一半导体材料层包括PM0S区域的第一半导体材料层和NM0S区域的第一半导体材料层;
[0023]去除高于半导体衬底的第一半导体材料层和第一连接层后,还包括:
[0024]对所述PM0S区域的第一半导体材料层进行P型掺杂,对所述NM0S区域第一半导体材料层进行N型掺杂。
[0025]可选的,所述第一半导体材料层为锗。
[0026]可选的,所述第一半导体材料层的形成方法为选择性外延生长。
[0027]可选的,所述第一连接层的材料为氧化硅或氮化硅。
[0028]可选的,去除高于半导体衬底的第一半导体材料层和第一连接层后,还包括下列步骤:
[0029]在剩余的所述第一半导体材料层内形成第二凹槽,所述第二凹槽的底部露出第一半导体材料层;
[0030]在所述第二凹槽内的第一半导体材料层上形成过渡层,所述过渡层与所述半导体衬底上表面齐平;
[0031 ] 在所述过渡层上形成第二半导体材料层;
[0032]对所述第二半导体材料层进行N型掺杂。
[0033]可选的,在剩余的所述第一半导体材料层内形成第二凹槽的方法为干法刻蚀或湿法腐蚀。
[0034]可选的,在所述第二凹槽内的第一半导体材料层上形成过渡层,所述过渡层与所述半导体衬底上表面齐平,包括:
[0035]在所述第二凹槽内填充满过渡层,所述过渡层高于所述半导体衬底,且高于所述半导体衬底的所述过渡层呈分立结构;
[0036]在所述半导体衬底、隔离结构、过渡层上形成第二连接层;
[0037]去除高于半导体衬底的过渡层和第二连接层。
[0038]可选的,所述半导体衬底包括PM0S区域和NM0S区域;
[0039]所述隔离结构包括PM0S区域的隔离结构和NM0S区域的隔离结构;
[0040]所述第一凹槽包括PM0S区域的第一凹槽和NM0S区域的第一凹槽;
[0041]所述第一半导体材料层包括PM0S区域的第一半导体材料层和NM0S区域的第一半导体材料层;
[0042]去除高于半导体衬底的第一半导体材料层和第一连接层后,还包括:
[0043]在所述NM0S区域的剩余的第一半导体材料层内形成第二凹槽,所述第二凹槽的底部露出所述第一半导体材料层;
[0044]在所述第二凹槽内的第一半导体材料层上形成过渡层,所述过渡层与所述半导体衬底上表面齐平;
[0045]在所述过渡层上形成第二半导体材料层;
[0046]对所述PM0S区域的第一半导体材料层进行P型掺杂,对所述第二半导体材料层进行N型掺杂。
[0047]可选的,在所述NM0S区域的剩余的第一半导体材料层内形成第二凹槽的方法包括:
[0048]在所述PM0S区域的第一半导体材料层、隔离结构上形成图形化的掩膜层,所述图形化的掩膜层露出所述NM0S区域的剩余的第一半导体材料层;
[0049]以所述图形化的掩膜层为掩膜,刻蚀所述NM0S区域的剩余的第一半导体材料层,在所述NM0S区域的剩余的第一半导体材料层内形成第二凹槽,所述第二凹槽的底部露出所述第一半导体材料层;
[0050]形成第二凹槽后,去除所述图形化的掩膜层。
[0051]可选的,在所述第二凹槽内的第一半导体材料层上形成过渡层,所述过渡层与所述半导体衬底上表面齐平,包括:
[0052]在所述第二凹槽内的第一半导体材料层上形成过渡层同时,在所述PM0S区域的第一半导体材料层上形成过渡层,所述过渡层高于半导体衬底且高于半导体衬底的部分呈分立结构;
[0053]在所述PM0S区域和NM0S区域的半导体衬底、PM0S区域和NM0S区域的隔离结构、PM0S区域和NM0S区域的过渡层上形成第二连接层;
[0054]去除高于半导体衬底的过渡层和第二连接层。
[0055]可选的,所述过渡层的材料为磷化铟。
[0056]可选的,在所述第二凹槽内的第一半导体材料层上形成过渡层的方法为选择性外延生长。
[0057]可选的,所述第二连接层的材料为氧化硅或氮化硅。
[0058]可选的,所述第二连接层的厚度为大于等于30埃且小于等于100埃。
[0059]可选的,所述第二半导体材料层为铟镓砷或砷化镓。
[0060]与现有技术相比,本发明的技术方案具有以下优点:
[0061]在所述半导体衬底、隔离结构、第一半导体材料层上形成第一连接层,第一连接层可以将高于半导体衬底的、呈分立结构的第一半导体材料层进行连接,也就是说,第一连接层可以将高于半导体衬底的孤立的、呈岛状结构的第一半导体材料层进行连接。接着,将高于半导体衬底的第一半导体材料层和第一连接层去除。上述去除过程中,第一连接层可以防止第一凹槽内的第一半导体材料层产生断裂,从而可以防止第一凹槽内剩余的第一半导体材料层低于半导体衬底,这样,