采用cmp工艺制作晶圆级封装背部引线的方法
【技术领域】
[0001]本发明涉及一种采用CMP工艺制作晶圆级封装背部引线的方法，属于半导体技术领域。
【背景技术】
[0002]随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的叠层晶圆级封装方式以其短距离互连，高密度集成以及低成本的关键技术优势，逐渐引领了封装技术发展的趋势。
[0003]TSV晶圆级封装技术主要工艺是在晶圆的背面开TSV孔露出焊盘，利用金属层把焊盘导出来引线，在晶圆的背面进行再布线和植球。其中把焊盘导出来的步骤涉及到干法刻蚀、绝缘层沉积、焊盘开窗、金属沉积和电镀引线等过程。为了刻蚀、沉积、薄膜等工艺的顺利进行，这里的TSV孔直径较大，孔侧壁几乎垂直，后续的光刻涂胶会发生侧壁光刻胶脱落，孔底部曝光显影等不能保证效果，对最后的去胶清洗等工艺也较为不利。
【发明内容】
[0004]本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
[0005]鉴于上述和/或现有半导体封装中存在的晶圆背面开TSV孔直径较大时，侧壁光刻胶脱落以及TSV孔底部曝光显影不能保证效果的问题，提出了本发明。
[0006]本发明的目的是克服现有技术中存在的不足，提供一种采用CMP工艺制作晶圆级封装背部引线的方法，避免了先开TSV孔后进行光刻的工艺流程，使TSV晶圆级封装工艺更加可靠，降低成本。
[0007]按照本发明提供的技术方案，所述采用CMP工艺制作晶圆级封装背部引线的方法，包括以下步骤:
(1)在减薄后的晶圆背面通过光刻工艺制作出RDL区域，再经光刻工艺制作出TSV孔开口图形，在TSV孔开口图形刻蚀出TSV孔，露出晶圆正面的焊盘；
(2)在晶圆的背面沉积绝缘层，绝缘层覆盖晶圆的背面、TSV孔的侧壁和底部；然后刻蚀晶圆背面的绝缘层，使TSV孔底部露出焊盘，同时晶圆背面保留一定厚度的绝缘层；接着在晶圆背面制作金属薄膜；
(3)采用CMP工艺研磨晶圆背面的金属薄膜直到露出绝缘层，并且RDL区域的金属薄膜与晶圆背面的绝缘层平齐，从而在RDL区域形成RDL线路。
[0008]进一步的，所述步骤(1)中在减薄后的晶圆背面制作RDL区域，采用以下步骤:在晶圆的背面涂光刻胶，光刻胶覆盖晶圆的背面，经曝光显影露出RDL区域的开口图形，通过干法刻蚀或者湿法腐蚀工艺在RDL区域的开口图形处对晶圆背面进行刻蚀形成RDL区域。
[0009]进一步的，所述刻蚀深度为100nm~ 30 μπι。
[0010]进一步的，所述步骤(1)中制作TSV孔开口图形，在TSV孔开口图形刻蚀出TSV孔，采用以下步骤:在制作好RDL区域的晶圆背面涂光刻胶，经曝光显影露出TSV孔开口图形，在TSV开口图形处对晶圆的的背面进行干法刻蚀，直至露出晶圆正面的焊盘，形成TSV孔。
[0011]所述步骤(2)具体按照以下步骤:在晶圆背面沉积绝缘层，绝缘层覆盖在晶圆的背面、RDL区域的侧壁和底部、以及TSV孔的侧壁和底部，晶圆背面绝缘层厚度为1μπι~5μπι, TSV孔底部绝缘层厚度为100nm~2 μm ;对晶圆背面的绝缘层进行干法刻蚀，刻蚀掉TSV孔底部的绝缘层露出焊盘，保留晶圆背面200nm~4 μπι厚度的绝缘层；在晶圆背面沉积金属薄膜，金属薄膜覆盖晶圆的背面、RDL区域的侧壁和底部、以及TSV孔的侧壁和底部。
[0012]进一步的，所述步骤(2)在晶圆背面制作金属薄膜后还包括，在金属薄膜上沉积绝缘层。
[0013]进一步的，所述步骤(3)具体按照以下步骤:对晶圆背面进行CMP工艺，磨去所有凸出的绝缘层和金属薄膜，露出与晶圆接触的绝缘层；RDL区域的金属薄膜与晶圆背面的绝缘层平齐形成RDL线路；清洗晶圆背面后，直接后续做植球工艺；或者先化镀镍金保护住RDL线路，再进行植球工艺。
[0014]进一步的，还包括制作多层RDL线路:在步骤(3)得到的晶圆背面沉积绝缘层，经光刻工艺制作RDL区域后再进行TSV孔的刻蚀；接着制作金属薄膜后采用CMP工艺研磨露出绝缘层。
[0015]所述采用CMP工艺制作晶圆级封装背部引线的方法，包括以下步骤:
(1)在减薄后的晶圆背面通过光刻工艺制作出RDL区域，再经光刻工艺制作出TSV孔开口图形，在TSV孔开口图形刻蚀出TSV孔，露出晶圆正面的焊盘；
(2)所述晶圆采用高阻硅，直接在晶圆背面制作金属薄膜；
(3)采用CMP工艺研磨晶圆背面的金属薄膜直到露出晶圆背面，并且RDL区域的金属薄膜与晶圆背面平齐，从而在RDL区域形成RDL线路。
[0016]所述采用CMP工艺制作晶圆级封装背部引线的方法，包括以下步骤:
(1)在晶圆背面先沉积第一绝缘层，通过光刻工艺在第一绝缘层上制作出RDL区域，再经光刻工艺制作出TSV孔开口图形，在TSV孔开口图形刻蚀出TSV孔，露出晶圆正面的焊盘;
(2)晶圆的背面沉积第二绝缘层，第二绝缘层覆盖晶圆的背面、RDL区域的侧壁和底部、以及TSV孔的侧壁和底部；然后干法刻蚀晶圆背面，使TSV孔底部露出焊盘，并且保留TSV孔侧壁的第二绝缘层，同时晶圆背面的第二绝缘层保留200nm~4 μπι的剩余量；接着在晶圆背面制作金属薄膜；
(3)采用CMP工艺研磨晶圆背面直到露出第二绝缘层，使RDL区域的金属薄膜与晶圆背面的第二绝缘层平齐，从而在RDL区域形成RDL线路。
[0017]本发明所述的采用CMP工艺制作晶圆级封装背部引线的方法，利用CMP (化学机械研磨)技术，先制作表面布线，最后开TSV槽，避免了先开TSV后进行光刻的工艺流程，使TSV晶圆级封装工艺变可靠，成本降低。
【附图说明】
[0018]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。其中:图1-1?图9为实施例一的制作过程示意图，其中:
图1-1为在晶圆背面制作RDL区域的示意图。
[0019]图1-2为图1-1的俯视图。
[0020]图2-1为制作TSV开口图形的示意图。
[0021]图2-2为去除光刻胶后图2-1的俯视图。
[0022]图3为制作TSV孔的示意图。
[0023]图4为去除晶圆背面光刻胶的示意图。
[0024]图5为晶圆背面沉积绝缘层的不意图。
[0025]图6为刻蚀掉TSV孔底部绝缘层的示意图。
[0026]图7为在晶圆背面制作金属薄膜的示意图。
[0027]图8为对晶圆背面进彳丁 CMP工艺的不意图。
[0028]图9为两层RDL线路的不意图。
[0029]图10?图19为实施例二的制作过程示意图，其中:
图10为在晶圆背面沉积第一绝缘层的示意图。
[0030]图11-1为在晶圆背面第一绝缘层制作RDL区域的示意图。
[0031]图11-2为图11-1的俯视图。
[0032]图12-1为制作TSV开口图形的示意图。
[0033]图12-2为去除光刻胶后图12-1的俯视图。
[0034]图13为制作TSV孔的示意图。
[0035]图14为去除晶圆背面光刻胶的示意图。
[0036]图15为晶圆背面沉积第二绝缘层的示意图。
[0037]图16为刻蚀掉TSV孔底部绝缘层的示意图。
[0038]图17为在晶圆背面制作金属薄膜的示意图。
[0039]图18为对晶圆背面进彳丁 CMP工艺的不意图。
[0040]图19为两层RDL线路的不意图。
[0041]图中序号:晶圆1、1?1^区域2、13￥孔开口图形3、13￥孔4、焊盘5、绝缘层6、金属层7。
【具体实施方