一种薄膜晶体管及其半导体沟道层的制备方法
【技术领域】
[0001]本发明涉及到薄膜晶体管的技术领域，特别涉及到一种薄膜晶体管及其半导体沟道层的制备方法。
【背景技术】
[0002]薄膜晶体管(TFT)作为现代显示技术的核心电子元件，广泛应用于液晶显示(LCD)、有机发光二极管显示(AMOLED)和电泳显示(EPD)等显示器件的有源驱动。目前应用于显示器件中的主流有源开关元件仍然是S1-TFT。然而，随着显示技术的发展，显示器件将逐步向AMOLED和柔性可卷曲型方向发展，要求TFT不仅具有较高的电子迀移率，低的光敏感性，而且能够实现低温制备。目前S1-TFT存在许多不足:材料本身不透明，光敏感性强、场效应迀移率低、不易实现低温制备。
[0003]非晶氧化物半导体通常具有比非晶硅更高的载流子迀移率，更大的禁带宽度，且适合低温制备，因而被看作是新一代薄膜晶体管最具潜力的技术。在各种氧化物半导体中，例如氧化铟(In2O3)半导体、氧化锌铟(Zn-1n-O)半导体、氧化铟镓(In-Ga-O)半导体、氧化铟锌(In-Zn-O)半导体、氧化铟镓锌(In-Ga-Zn-O)半导体等，通常认为铟(In)离子影响(例如提高)了这些的氧化物半导体的电子迀移率是由于其最外层或5s的轨道的电子分布。因为In-O材料的导带底是由铟的5s类自由电子态与高度分散的氧的2s电子态杂化而成，而价带边是由氧的2P电子态与铟的5d电子态杂化而成。导致了载流子的均匀分布，使载流子的散射作用大大减小，从而提高了载流子的本征迀移率，非常适合作为TFT的沟道层材料。一般而言，铟原子含量越高，载流子迀移率越大。
[0004]然而，随着氧化物中铟含量的增加，在沉积含铟氧化物过程中，易在不同晶向上形成晶粒化的In2O3，在不同晶粒的晶界处形成大量的氧空位，这些氧空位作为施主能级，提供了大量的N型载流子，导致高铟组分氧化物中载流子浓度偏高，从而影响其作为TFT的应用，特别是会导致关态电流偏高，即存在“关不紧”的问题。
[0005]为了抑制高铟组分氧化物半导体载流子浓度偏高的问题，专利201210417892.6公开了一种掺入与氧结合力强的三价金属离子的解决方案，正3价的金属氧化物优选为选自氧化硼、氧化铝、氧化镓、氧化钪、氧化乾、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化令L、氧化铺、氧化镝、氧化钬、氧化铒、氧化镑、氧化镱和氧化镥中的I种或2种以上的氧化物。这些氧化物与氧的结合力强结晶粒界处，因为与氧的结合力强，所以可以抑制在结晶粒界处的氧缺失的产生。其结果，在室温附近的温度下的载流子密度可以控制到不足117Cm 3，能够降低多晶化氧化铟薄膜的氧缺失量。专利201080026144.4公开了一种含In2O3的薄膜晶体管，用锡、钛、钨和锌中的一种或几种原子的掺杂来抑制In2O3的晶化取向，调控含In2O3的氧化物半导体的载流子浓度。虽然以上方法能够很好的调控含In2O3的氧化物半导体的载流子浓度，获得了较好性能的薄膜晶体管，但是掺入与氧结合力强的三价金属离子或者用锡、钛、钨和锌中的一种或几种原子的掺杂，多采用溅射成膜工艺，导致薄膜表面粗糙，使半导体层和绝缘层的接触界面状态不稳定，使得TFT器件的特性难以变得稳定。
【发明内容】
[0006]本发明的目的在于提供一种薄膜晶体管，采用掺杂有Sb的含In氧化物作为半导体沟道层，可抑制In2O3的定向结晶化取向，降低含铟氧化物的室温载流子浓度，降低薄膜晶体管的关态电流，且形成光滑的半导体沟道层表面，使半导体沟道层层和绝缘层的接触界面状态稳定，使得TFT器件的特性更加稳定。
[0007]为此，本发明采用以下技术方案:
[0008]—种薄膜晶体管，包括一衬底，所述衬底上设有半导体沟道层，所述半导体沟道层上两侧形成源电极和漏电极，所述半导体沟道层上形成栅绝缘层，所述栅绝缘层覆盖部分源电极和漏电极，所述栅绝缘层上中间区域形成栅金属电极，所述半导体沟道层为掺杂有Sb的含In氧化物，其中Sb的含量为0.1-10%。
[0009]优选的，所述半导体沟道层的厚度为10nm-50nm。
[0010]优选的，所述半导体沟道层的制备方法包括如下:
[0011]I)在PEM0CVD反应室中，应室压力为5\104-10午&，生长温度为200-400°(:，等离子体产生的微波功率为400-600W，预先通入一段时间的O2，在衬底表面上形成密集的成核占.V，
[0012]2)以Ar为载气，以含有TMIn和TESb的MO源和O2为反应源气体脉冲式通入到PEM0CVD反应室中，其中TESb在MO源中的含量为0.1-10 % ;在等离子体的辅助下裂解并发生化学反应，在衬底上沉积形成掺杂有Sb的含In氧化物的半导体沟道层，其中Sb的含量为 0.1-10%。
[0013]优选的，所述O2反应源气体脉冲持续通入到PEM0CVD反应室内；所述含有TMIn和TESb的MO源气体脉冲间歇通入到PEM0CVD反应室内，其过程包括如下:
[0014]^时间内，含有TMIn和TESb的MO源脉冲关闭；
[0015]丨2时间内，含有TMIn和TESb的MO源脉冲打开，含有TMIn和TESb的MO源气体通入到PEM0CVD反应室中，O2与含有TMIn和TESb的MO源发生反应，在衬底上形成一层形核层薄膜；
[0016]t3时间内，含有TMIn和TESb的MO源脉冲关闭，形核层薄膜的原子迀移到能量最低点，形成稳定态；
[0017]t4时间内，含有TMIn和TESb的MO源脉冲打开，在形核层薄膜上，生长外延层，然后含有TMIn和TESb的MO源脉冲关闭，外延层原子迀移到稳定态；
[0018]—个生长周期，重复周期一定时间，以获得特定厚度的半导体沟道层。
[0019]优选的，所述^为 15s-25s ；t 2为 3s_8s ；t 3为 15s_25s ；t 4为 15s_25s。
[0020]优选的，所述重复周期的时间为10min-50min，获得的半导体沟道层的厚度为10nm_50nmo
[0021 ] 优选的，所述衬底为清洗干净的透明玻璃基板。
[0022]优选的，所述栅绝缘层为Si02。
[0023]本发明采用以上技术方案，采用掺杂有Sb的含In氧化物作为半导体沟道层，利用Sb原子具有表面活性剂的性质，抑制In2O3的定向结晶化取向，降低含铟氧化物的室温载流子浓度，降低薄膜晶体管的关态电流；且由于表面活性剂一般具有较低的饱和蒸汽压和表面迀移速度，在薄膜沉积过程中易在生长表面形成In-Sb的二聚物，改变表面结构和表面能，降低形成有序结构的驱动力；同时由于表面活性剂的加入也能改善含铟氧化物表面的粗糙度，形成光滑的半导体沟道层表面，使半导体沟道层层和绝缘层的接触界面状态稳定，使得TFT器件的特性更加稳定。
【附图说明】
[0024]图1为本发明薄膜晶体管的结构示意图。
[0025]图2为本发明半导体沟道层的制备过程中反应源气体脉冲工作方式的时序示意图。
【具体实施方式】
[0026]为了使本发明的目的、特征和优点更加的清晰，以下结合附图及实施例，对本发明的【具体实施方式】做出更为详细的说明，在下面的描述中，阐述了很多具体的细节以便于充分的理解本发明，但是本发明能够以很多不同于描述的其他方式来实施。因此，本发明不受以下公开的具体实施的限制。
[0027]—种薄膜晶体管，如图1所示，包括一衬底11，所述衬底11上设有半导体沟道层12，所述半导体沟道层12上两侧形成源电极13和漏电极14，所述半导体沟道层12上形成栅绝缘层15，所述栅绝缘层15覆盖部分源电极13和漏电极14，所述栅绝缘层15上中间区域形成栅金属电极16，所述半导体沟道层12为掺杂有Sb的含In氧化物，其中Sb的含量为0.1-10%。
[0028]其中，所述半导体沟道层12的厚度为10nm-50nm。
[0029]其中，所述半导体沟道层12的制备方法包括如下:
[0030]I)在PEM0CVD反应室中，应室压力为5\104-10午3，生长温度为200-400°(:，等离子体产生的微波功率为400-600W，预先通入一段时间的O2，在衬底表面上形成密集的成核占.V，
[0031]2)以Ar为载气，以含有TMIn和TESb的MO源和O2为反应源气体脉冲式通入到PEM0CVD反应室中，其中TESb在MO源中的含量为0.1-10 % ;在等离子体的辅助下裂解并发生化学反应，在衬底上沉积形成掺杂有Sb的含In氧化物的半导体沟道层，其中Sb的含量为 0.1-10%。
[0032]优选的，所述O2反应源气体脉冲持续通入到PEM0CVD反应室内；所述含有TMIn和TESb的MO源气体脉冲间歇通入到PEM0CVD反应室内，其过程包括如下:
[0033]^时间内，含有TMIn和TES