一种隧穿场效应晶体管及其制造方法
【技术领域】
[0001]本发明属于半导体集成电路制造工艺技术领域，涉及一种隧穿场效应晶体管及其制造方法。
【背景技术】
[0002]金属氧化物半导体(Metal-Oxide-Semiconductor，简称为M0S)技术已经得到了广泛的应用，例如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称为CMOS)晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高，以及使集成电路的成本不断降低，CMOS晶体管的特征尺寸在不断缩小。
[0003]然而，随着CMOS晶体管的尺寸不断缩小，CMOS晶体管的总功率消耗不断增加。其原因有:一、短沟道效应越来越明显(如漏电流增加)；二、难以使电源电压随着CMOS晶体管尺寸的减小而继续减小。后者主要是由于典型的M0S晶体管的亚阈值摆幅(Sub-thresholdSwing)具有约为60mV/dec的理论极限值，使得将晶体管由关状态切换至开状态需要一定的电压改变，CMOS晶体管具有最小电源电压。
[0004]由于隧穿场效应晶体管(TunnelingField-Effect Transistor，简称为 TFET)没有短沟道效应的问题，且由于其亚阈值摆幅可小于60mV/dec，突破了常规M0S亚阈区的理论限制，应用前景相当广阔。
[0005]如图1所示，图1为现有的传统N型隧穿场效应晶体管的结构示意图，源区101为P型重掺杂区域，漏区102为N型重掺杂区域。当栅极不施加电压的时候，只存在很小的漏泄电流；当栅极施加正电压的时候，能带发生弯曲，当源区101的导带与沟道区103的价带重叠后，器件就会在源区与沟道区之间的隧穿结发生带-带隧穿，沟道区产生电流。
[0006]TFET虽然具有低漏电流、低亚阈值斜率、低工作电压和低功耗等诸多优异特性，但是如图1所示传统TFET晶体管，具有以下缺点:
[0007]1.器件工作时，源区与沟道区之间发生隧穿时的电场与栅电场不在同一方向导致带-带隧穿效率不高，使得导通电流(1n)不高，在电路中实际运用中导致驱动电流较低；
[0008]2.由于隧穿结掺杂浓度梯度不够陡直导致器件开启时隧穿结处的电场不大，这会导致TFET的亚阈区斜率退化；
[0009]3.传统的TFET器件为平面器件，占用面积较大，导致集成度不高。
【发明内容】
[0010]本发明所要解决的技术问题是提供一种隧穿场效应晶体管及其制造方法，具有较高的导通电流和较低的泄露电流，同时保持了陡直的亚阈值斜率，并且器件采用立体结构，提高了芯片的集成密度。
[0011]为了解决上述技术问题，本发明提供了一种隧穿场效应晶体管，所述隧穿场效应晶体管包括:
[0012]衬底，所述衬底具有第一掺杂类型；
[0013]鳍形区域，凸出设于所述衬底中部；
[0014]源区，所述源区具有第二掺杂类型，设于所述衬底一侧以及部分鳍形区域上；
[0015]嵌入反型注入层，所述嵌入反型注入层具有第一掺杂类型，设于所述源区以及鳍形区域的重叠区域内；
[0016]栅介质层，覆盖所述鳍形区域之上；
[0017]栅导电层，设于所述栅介质层上，以及
[0018]漏区，所述漏区具有第一掺杂类型，设于所述衬底的另一侧。
[0019]优选的，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成。
[0020]优选的，所述栅导电层为掺杂多晶娃、金属或者合金。
[0021 ] 优选的，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成；所述栅导电层为掺杂多晶硅、金属或者合金。
[0022]优选的，所述第一掺杂类型为P型，则第二掺杂类型为N型，或者第一掺杂类型为N型，则第二掺杂类型为P型。
[0023]本发明还提供一种隧穿场效应晶体管的制造方法，包括以下步骤:
[0024]步骤S01，提供一具有第一掺杂类型的衬底；
[0025]步骤S02，采用光刻和刻蚀工艺对所述衬底进行刻蚀，以在所述衬底上形成鳍形区域；
[0026]步骤S03，采用光刻工艺在所述衬底一侧以及鳍形区域定义出源区，并通过离子注入工艺形成具有第二掺杂类型的源区；
[0027]步骤S04，采用光刻工艺在所述源区以及鳍形区域的重叠区域内定义出嵌入反型注入层，并通过离子注入工艺形成具有第一掺杂类型的嵌入反型注入层；
[0028]步骤S05，在所述鳍形区域表面依次形成栅介质层以及栅导电层；
[0029]步骤S06，采用光刻工艺在所述衬底另一侧上定义出漏区，并通过离子注入工艺形成具有第一掺杂类型的漏区。
[0030]优选的，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成。
[0031 ] 优选的，所述栅导电层为掺杂多晶娃、金属或者合金。
[0032]优选的，所述步骤S02中，对所述衬底的刻蚀深度为10纳米?1微米。
[0033]优选的，所述步骤S04中，采用斜角方式的离子注入工艺形成具有第一掺杂类型的嵌入反型注入层，其中，离子注入的倾斜角度为10?45度。
[0034]本发明提供了一种隧穿场效应晶体管及其制造方法，相比现有技术中的隧穿场效应晶体管具有如下技术优势:
[0035]1)在不增加有源区面积的前提下，本发明的鳍形区域沟道占用面积更小，集成度高，适用于28_以下工艺，同时鳍形垂直沟道区内嵌入注入反型层与源区不仅可以在水平方向形成隧穿结还可以在垂直方向上形成隧穿结，增大了隧穿结的面积，提高了带-带隧穿的发生率，隧穿结面积的增加有助于提高器件的导通电流；
[0036]2)嵌入注入反型层形成比传统TFET结构的源区掺杂更加突变的浓度分布，增加了沟道与源区之间的电场，可以得到更加陡直的亚阈区特性。
[0037]3)该器件的制造方法工艺简单，制备方法与传统的CMOS工艺完全兼容。
[0038]综上所述，本发明提供的隧穿场效应晶体管及其制造方法，有效增大了器件导通电流，同时保持了陡直的亚阈值斜率，显著改善了器件特性，同时，本发明与传统的CMOS工艺完全兼容，极大地降低了生产成本，简化了工艺流程。
【附图说明】
[0039]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040]图1为现有的传统N型險穿场效应晶体管的结构不意图；
[0041]图2为本发明提出的隧穿场效应晶体管的结构示意图；
[0042]图3为本发明提出的隧穿场效应晶体管的制造方法的流程示意图；
[0043]图4至图10为本发明提出的形成隧穿场效应晶体管的工艺步骤的示意图。
【具体实施方式】
[0044]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0045]上述及其它技术特征和有益效果，将结合实施例及附图对本发明提出的隧穿场效应晶体管及其制造方法进行详细说明。图2为本发明提出的隧穿场效应晶体管的结构示意图；图3为本发明提出的隧穿场效应晶体管的制造方法的流程示意图；图4至图10为本发明提出的形成隧穿场效应晶体管的工艺步骤的示意图。
[0046]如图2所示，图2为本发明提出的隧穿场效应晶体管沿沟道长度方向的结构剖面图；具体的，隧穿场效应晶体管包括:具有第一掺杂类型的衬底201，设于衬底201中部的鳍形区域202，设于衬底201 —侧以及部分鳍形区域202上的源区203，源区203具有第二掺