Mram器件形成工艺中的对准方法
【技术领域】
[0001] 本发明涉及磁性存储器技术，尤其涉及一种MRAM器件形成工艺中的对准方法。
【背景技术】
[0002]与相变存储器（Phase化ange RAM)、电阻存储器（RRAM)等类似，磁阻随机 存储器（MRAM, Ma即eto resistive Random Access Memory)也是一种新兴的非挥发性 (non-volatile)存储器。磁隧道结（MTJ，Ma即eticl\mnel Junction)是 MRAM 器件中的数 据存储单元。MRAM器件具有和传统SRAM接近的就绪/写入速度。MRAM器件比闪存（Flash) 的耐久性要好很多。但是，MRAM器件在比例缩放方面较弱。
[0003] 现有技术中，MTJ的形成过程通常是通过对MTJ层的刻蚀实现的，具体而言，利用 图形化后的硬掩膜层对MTJ层进行刻蚀，形成一个或多个MTJ，形成的一个或多个MTJ与下 方的互连结构电连接。现有技术在形成MTJ时的对准过程如下=Mn ^ MTJ硬掩膜层^ Vm, 其中Mn表示MTJ下方的金属互连层，Vm表示MTJ上方的互连层，也就是说，互连层要和MTJ 硬掩膜层对准，而MTJ硬掩膜层要和金属互连层对准。由于MTJ层W金属材料为主而且厚 度较厚，因此会形成遮挡，导致MTJ硬掩膜层无法透过MTJ层直接和下方的金属层对准。
[0004] 现有技术主要利用金属互连层中的互连结构来实现MTJ硬掩膜层和金属互连层 之间的对准，参考图1至图3示出了一个具体的例子。
[0005] 参考图1，提供半导体衬底，该半导体衬底可W包括基底10,位于基底10上形成有 介质层，该介质层为叠层结构，包括氮化娃层11 W及位于氮化娃层11上的氧化娃层12。氮 化娃层11和氧化娃层12中形成有铜互连结构14,氧化娃层12 W及铜互连结构14的上表 面覆盖有TiN层13。该氮化娃层11、氧化娃层12、TiN层13 W及铜互连结构14共同构成 了金属互连层。
[0006] 参考图2,对半导体衬底进行刻蚀。具体而言，对TiN层13 W及氧化娃层12进行 刻蚀W形成刻蚀窗口，该刻蚀窗口暴露出铜互连结构14的顶部及部分侧壁。由于暴露出的 铜互连结构14具有凹凸不平的形貌，因此可W用作对准标记。
[0007] 参考图3,形成MTJ层15,该MTJ层15覆盖刻蚀窗口内暴露出的铜互连结构14 W 及TiN层13。在刻蚀窗口范围内，MTJ层15的表面形貌与其下方的铜互连结构14的表面 形貌相适应，也就是说MTJ层15也具有凹凸的表面形貌。
[0008] 仍然参考图3,后续在MTJ层15上形成MTJ硬掩膜层，凹凸的MTJ层15可W作为 MTJ硬掩膜层和金属互连层之间的对准标记。
[0009] 但是，采用上述方法，在形成刻蚀窗口时，暴露出的铜互连结构14会在刻蚀过程 中受到损伤，暴露出的铜互连结构14也会被氧化，送导致刻蚀窗口内作为对准标记的铜互 连结构14具有预料之外的形貌，从而导致后续的MTJ硬掩膜层无法和铜互连结构14所在 的金属互连层对齐。另外，暴露出的铜互连结构14还会受到各种微粒的轰击。
[0010] 解决上述问题最直接的方法是增加清洗（clean)工艺步骤W及控制从形成刻蚀 窗口至形成MTJ层之间的间隔时间（Q-time)。但是，在有些情况下该间隔时间是较难控制 的，例如MTJ层的形成工艺是外包的，增加清洗工艺步骤W及控制间隔时间的方法无法适 用。
【发明内容】
[0011] 本发明要解决的技术问题是提供一种MRAM器件形成工艺中的对准方法，能够解 决互连结构损伤造成的对准问题，有利于提高对准精度。
[0012] 为解决上述技术问题，本发明提供了一种MRAM器件形成工艺中的对准方法，包 括：
[0013] 提供半导体衬底，该半导体衬底包括并列的器件区域和对准区域，该器件区域包 含至少一金属互连层，该金属互连层延伸至所述对准区域；
[0014] 对所述对准区域的半导体衬底进行刻蚀，形成具有凹凸形貌的对准图形；
[0015] 形成磁隧道结层，该磁隧道结层覆盖所述半导体衬底的器件区域和对准区域，所 述对准区域的磁隧道结层具有与所述对准图形相适应的凹凸形貌；
[0016] 在所述磁隧道结层上形成掩膜层；
[0017] 利用所述对准区域的对准图形进行光刻对准，W对所述硬掩膜层进行图形化。
[0018] 根据本发明的一个实施例，所述对准图形与所述金属互连层之间具有预设的对准 关系。
[0019] 根据本发明的一个实施例，该方法还包括：测量所述硬掩膜层与所述金属互连层 之间的对准偏差，在下一次利用所述对准区域的对准图形进行光刻对准时，采用该对准偏 差进行补偿。
[0020] 根据本发明的一个实施例，刻蚀形成所述对准图形时采用的光刻工艺为ArF光刻 工艺。
[0021] 根据本发明的一个实施例，所述器件区域的金属互连层内形成有一个或多个金属 互连结构，所述对准区域的金属互连层内不包含金属互连结构。
[0022] 根据本发明的一个实施例，该方法还包括；W图形化后的硬掩膜层为掩膜，对所述 磁隧道结层进行刻蚀，W形成一个或多个磁隧道结。
[0023] 根据本发明的一个实施例，所述器件区域内的金属互连层上覆盖有保护层。
[0024] 根据本发明的一个实施例，所述保护层的材料为TiN。
[00巧]与现有技术相比，本发明具有W下优点：
[0026] 本发明实施例的MRAM器件形成工艺中的对准方法中，在器件区域之外还设置并 列的对准区域，在该对准区域刻蚀形成凹凸形貌的对准图形，后续利用该对准图形作为对 准标记来实现硬掩膜层与金属互连层之间的对准。由于该对准区域是额外设置的区域，因 而在刻蚀形成对准图形时并不会损伤器件区域内的金属互连结构，从而可W避免由此造成 的对准问题，而且也可W避免暴露的金属互连结构被氧化或者受到其他微粒的损伤。
【附图说明】
[0027] 图1至图3示出了现有技术的一种MRAM器件形成工艺中部分步骤对应的剖面结 构示意图；
[0028] 图4是本发明实施例的MRAM器件形成工艺中的对准方法的流程示意图；
[0029] 图5至图10是本发明实施例的MRAM器件形成工艺中的对准方法的各步骤对应的 剖面结构示意图。
【具体实施方式】
[0030] 下面结合具体实施例和附图对本发明作进一步说明，但不应W此限制本发明的保 护范围。
[0031] 参考图4,本实施例的MRAM器件形成工艺中的对准方法包括如下步骤：
[0032]步骤Sll，提供半导体衬底，该半导体衬底包括并列的器件区域和对准区域，该器 件区域包含至少一金属互连层，该金属互连层延伸至所述对准区域；
[0033] 步骤S12,对所述对准区域的半导体衬底进行刻蚀，形成具有凹凸形貌的对准图 形；
[0034] 步骤S13,形成磁隧道结层，该磁隧道结层覆盖所述半导体衬底的器件区域和对准 区域，所述对准区域的磁隧道结层具有与所述对准图形相适应的凹凸形貌；
[0035] 步骤S14,在所述磁隧道结层上形成掩膜层；
[0036] 步骤S15,利用所述对准区域的对准图形进行光刻对准，W对所述硬掩膜层进行图 形化。
[0037] 下面结合图5至图10进行详细说明。
[0