半导体器件和制造方法
【专利说明】
【背景技术】
[0001]半导体器件的电特性被多个器件部分影响。在半导体器件(例如二极管或晶体管，例如绝缘栅场效应晶体管(IGFET)，诸如金属氧化物半导体场效应晶体管(M0SFET)、绝缘栅双极晶体管(IGBT)、结场效应晶体管(JFET)、双极结晶体管(BJT))的负载端子之间的电阻由例如半导体块、触头和布线确定。最小化电阻允许在半导体器件中的电阻损耗的减小。
[0002]提供使得能够实现改进的电特性的半导体器件和制造方法是期望的。
【发明内容】
[0003]根据半导体器件的实施例，半导体器件包括从第一表面延伸到半导体主体中的沟槽。三元碳化物和三元氮化物的至少一个在沟槽中。
[0004]根据半导体器件的另一实施例，半导体器件包括具有相对的第一和第二表面的半导体主体。氮化物和碳化物中的至少一个被掩埋在半导体主体中。半导体主体的第二部分在第一表面与氮化物和碳化物的至少一个之间。半导体主体的第一部分在第二表面与氮化物和氮化物的至少一个之间。氮化物和碳化物的至少一个的熔点大于900°C。
[0005]根据制造半导体的方法的实施例，该方法在半导体主体的第二部分上形成氮化物和碳化物的至少一个。该方法还包括通过在第二部分上和在氮化物和碳化物的至少一个上经由外延生长形成半导体主体的第一部分来将氮化物和碳化物的至少一个掩埋在半导体主体中。
[0006]本领域中的技术人员在阅读下面的详细描述时并在观看附图时将认识到附加的特征和优点。
【附图说明】
[0007]附图被包括以提供对本发明的进一步理解并被合并在本说明书中且构成本说明书的一部分。附图图示本发明的实施例并与描述一起用于解释本发明的原理。本发明的其它实施例和预期优点将容易被认识到，因为它们通过参考下面的详细描述变得更好理解。
[0008]图1是用于图示包括包含在沟槽中的三元碳化物和三元氮化物的至少一个的结构的半导体器件的半导体主体的示意性横截面视图。
[0009]图2A到21和图3A到3C图示图1的结构的不同实施例。
[0010]图4、5A和5B是用于图示包括掩埋在半导体主体中的碳化物和氮化物的至少一个的半导体器件的半导体主体的示意性横截面视图。
[0011]图6、7A和7B是用于图示包括三元碳化物和三元氮化物的至少一个的横向和垂直二极管的半导体主体的示意性横截面视图。
[0012]图8是用于图示包括三元碳化物和三元氮化物的至少一个的npn双极结晶体管(BJT)的半导体主体的示意性横截面视图。
[0013]图9A和9B是用于图示制造包括掩埋在半导体主体中的碳化物和氮化物的至少一个的半导体器件的方法的半导体主体的示意性横截面视图。
【具体实施方式】
[0014]在下面的详细描述中，参考形成其一部分的附图，且其中作为例证示出本公开内容可被实践的特定实施例。应理解，可利用其它实施例且可做出结构或逻辑改变而不偏离本发明的范围。例如，对一个实施例图示或描述的特征可在其它实施例上或结合其它实施例来使用以产出另外的实施例。意图是本公开内容包括这样的修改和变化。使用不应被解释为限制所附权利要求的范围的特定语言描述了示例。附图并不按比例且仅为了例证性目的。为了清楚起见，相同的元件在不同的附图中由对应的参考符号表示，如果不是另有规定。
[0015]术语“具有”、“包含”、“包括”、“包括了”等是开放的，且术语指示所陈述的结构、元件或特征的存在，但不排除附加的元件或特征的存在。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文清楚地另有指示。
[0016]术语“电连接”描述在电连接的元件之间的永久低欧姆连接，例如在所关注的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括，适合于信号传输的一个或多个(多个)中间元件可存在于电耦合的元件，例如暂时提供在第一状态中的低欧姆连接和在第二状态中的高欧姆电解耦的元件之间。
[0017]附图通过指示紧接于掺杂类型“η”或“p”的或“ + ”而图示相对掺杂浓度。例如，“η_”意指比“η”掺杂区的掺杂浓度低的掺杂浓度，而“η+”掺杂区具有比“η”掺杂区的掺杂浓度高的掺杂浓度。相同的相对掺杂浓度的掺杂区并不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区可具有相同或不同的绝对掺杂浓度。
[0018]在下面的描述中使用的术语“晶片”、“衬底”、“半导体主体”或“半导体衬底”可包括具有半导体表面的任何基于半导体的结构。晶片和结构应被理解为包括硅、绝缘体上硅(S0I)、蓝宝石上硅(S0S)、掺杂和非掺杂半导体、由基本半导体基础支持的硅的外延层和其它半导体结构。半导体不需要是基于硅的。半导体也可以是硅锗(SiGe)、锗(Ge)或砷化镓(GaAs)。根据其它实施例，碳化娃(SiC)或氮化镓(GaN)可形成半导体衬底材料。
[0019]如在这个说明书中使用的术语“水平”意在描述基本上平行于半导体衬底或半导体主体的第一或主表面的取向。这可例如是晶片或管芯的表面。
[0020]如在这个说明书中使用的术语“垂直”意在描述基本上布置成垂直于半导体衬底或半导体主体的第一表面、即平行于该第一表面的法线方向的取向。
[0021]在这个说明书中，半导体衬底或半导体主体的第二表面被考虑为由下或背侧表面形成，而第一表面被考虑为由半导体衬底的上、前或主表面形成。如在本说明书中使用的术语“在…上方”和“在…下方”因此描述结构特征对另一结构特征的相对位置。
[0022]在这个说明书中，η掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。可替换地，半导体器件可被形成有相反的掺杂关系，使得第一导电类型可以是Ρ掺杂的，而第二导电类型可以是η掺杂的。
[0023]在本说明书中描述的特定实施例涉及而不限于半导体器件，特别是场效应半导体晶体管、二极管、双极晶体管和ESD保护器件。在这个说明书内，术语“半导体器件”和“半导体部件”同义地被使用。半导体器件一般包括场效应或晶体管结构。场效应结构可以是具有形成在第一导电类型的漂移区和第二导电类型的主体区之间的主体二极管的ρη结的MOSFET或IGBT结构。半导体器件一般是具有两个负载金属化的垂直半导体器件，例如M0SFET的源极金属化和漏极金属化，其彼此相对地布置且与相应的接触区处于低电阻接触中。场效应结构也可由JFET结构形成。
[0024]作为示例，半导体器件是具有有源区域的功率半导体器件，有源区域具有例如用于携带和/或控制在两个负载金属化之间的负载电流的多个IGBT单元或MOSFET单元。此夕卜，功率半导体器件一般具有外围区域，其具有当从上方看时至少部分地围绕有源区域的至少一个边缘终止结构。
[0025]如在本说明书中使用的术语“功率半导体器件”意在描述具有高电压和/或高电流开关能力的在单个芯片上的半导体器件。换句话说，功率半导体器件意图针对一般在10安培到几KA范围内的高电流。在这个说明书内，术语“功率半导体器件”和“功率半导体部件”同义地被使用。
[0026]如在本说明书中使用的术语“场效应”意在描述第一导电类型的导电“沟道”的电场居间形成和/或在第一导电类型的两个区之间的沟道的导电性和/或形状的控制。导电沟道可在布置在第一导电类型的两个区之间的第二导电类型的半导体区，一般是第二导电类型的主体区中被形成和/或控制。由于场效应，穿过沟道区的单极电流路径在分别在MOSFET结构和IGBT结构中的第一导电类型的源极区或发射极区与第一导电类型的漂移区之间被形成和/或控制。漂移区可分别与第一导电类型的较高掺杂漏极区或第二导电类型的较高掺杂集电极区接触。漏极区或集电极区与漏极或集电极电极处于低电阻电接触中。源极区或发射极区与源极或发射极电极处于低电阻电接触中。在JFET结构中，沟道区一般由布置在第二导电类型的主体区和栅极区之间的第一导电类型的漂移区的一部分形成，并可通过改变在栅极区和沟道区之间形成的耗尽层的宽度来控制。
[0027]在本说明书的上下文中，术语“M0S”(金属氧化物半导体)应被理解为包括更一般的术语“MIS”(金属绝缘体半导体)。例如，术语MOSFET (金属氧化物半导体场效应晶体管)应被理解为包括具有不是氧化物的栅极绝缘体的FET，即术语MOSFET分别在IGFET (绝缘栅场效应晶体管)和MISFET (金属绝缘体半导体场效应晶体管)的更一般的术语意义中被使用。
[0028]在本说明书的上下文中，术语“栅电极”意在描述配置成形成和/或控制沟道区的电极。
[0029]作为示例，栅电极被实现为沟槽-栅电极，即作为布置在从主表面延伸到半导体衬底或主体中的沟槽中的栅电极。栅电极也可被实现为平面栅电极。
[0030]当沟槽-栅电极当从上方看时形成例如跳棋盘的形式的二维晶格时，功率场效应半导体器件的有源区域的单位单元在水平横截面中可包括沟槽-栅电极和台面的周围部分。
[0031]可替换地，功率场效应半导体器件的有源区域的单位单元当从上方看时可在水平横截面中包括沟槽-栅电极和两个邻接的台面的相应部分。在这些实施例中，沟槽-栅电极、台面和单位单元可形成相应的一维晶格。
[0032]在图1中图示根据实施例的半