封装结构及其制法
【技术领域】
[0001]本发明有关一种封装结构，尤指一种能简化制程的封装结构及其制法。
【背景技术】
[0002]随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装件以形成封装堆迭结构(Package on Package,POP),此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如:记忆体、中央处理器、绘图处理器、影像应用处理器等，藉由堆迭设计达到系统的整合，适合应用于轻薄型各种电子产品。
[0003]一般封装堆迭结构(PoP)仅以焊锡球(solder ball)堆迭与电性连接上、下封装件，但随着产品尺寸规格与线距越来越小，该些焊锡球之间容易发生桥接(bridge)现象，将影响产品的良率。
[0004]于是，遂发展出一种封装堆迭结构，其以铜柱(Cu pillar)作支撑，以增加隔离(stand off)效果，可避免发生桥接现象。图1A及图1B为现有封装堆迭结构1的制法的剖面示意图。
[0005]如图1A所示，先提供一具有相对的第一及第二表面11a，lib的第一基板11，且于该第一基板11的第一表面11a上形成多个铜柱13。
[0006]如图1B所示，设置一电子元件15于该第一表面11a上且以覆晶方式电性连接该第一基板11，再迭设一第二基板12于该铜柱13上，之后形成封装胶体16于该第一基板11的第一表面11a与该第二基板12之间。具体地，该第二基板12藉由多个导电元件17结合该铜柱13，且该导电元件17由金属柱170与焊锡材料171构成。
[0007]然而，现有封装堆迭结构1中，该铜柱13以电镀形成，致使其尺寸变异不易控制，故容易发生各铜柱13的高度不一致的情况，因而产生接点偏移的问题，致使该些导电元件17与该些铜柱13接触不良，而造成电性不佳，因而影响产品良率。
[0008]因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。
【发明内容】
[0009]鉴于上述现有技术的种种缺失，本发明提供一种封装结构及其制法，以达到简化制程的目的。本发明还提供该封装结构。
[0010]本发明的封装结构，包括:承载件，其具有多个焊垫；介电层，其具有相对的第一表面与第二表面，该介电层以其第一表面设于该承载件上，以令该介电层覆盖该些焊垫，且该介电层的第二表面上具有至少一开口，使该些焊垫外露于该开口 ；以及多个导电柱，其形成于该介电层中，且该些导电柱位于该开口周围。
[0011]本发明还提供一种封装结构的制法，包括:提供一具有多个焊垫的承载件、及一具有相对的第一表面与第二表面的介电层；将该介电层藉其第一表面压合于该承载件上，以令该介电层覆盖该些焊垫；形成多个导电柱于该介电层中；以及于该介电层的第二表面形成至少一开口，使该些焊垫外露于该开口，且该些导电柱位于该开口周围。
[0012]前述的制法中，于压合该介电层与该承载件之前，该介电层的第二表面上具有导电层，以利用该导电层制作该导电柱。
[0013]前述的制法中，该导电柱的步骤先形成贯穿该介电层的多个穿孔，再于该些穿孔中填充导电材料以作为该导电柱。
[0014]前述的制法中，还包括设置堆迭件至该介电层的第二表面上，且该堆迭件电性连接该导电柱。例如，该堆迭件为封装基板、半导体晶片、中介板或封装件。
[0015]前述的封装结构及其制法中，该承载件为封装基板、半导体晶片、晶圆、中介板、经封装或未经封装的半导体元件。
[0016]前述的封装结构及其制法中，该介电层的第二表面上还具有电性连接该导电柱的线路层。
[0017]前述的封装结构及其制法中，该介电层为感光介质。例如，形成该开口的制程为使用曝光显影制程。
[0018]另外，前述的封装结构及其制法中，还包括设置电子元件于该开口中，且该电子元件电性连接该些焊垫。
[0019]由上可知，本发明的封装结构及其制法，主要藉由在该承载件上压合介电层以制作导电柱，而能增加隔离效果及避免桥接现象。
[0020]此外，藉由该些穿孔控制各该导电柱的尺寸，使各该导电柱的高度一致，以避免接点偏移的问题，故相较于现有技术，后续制程的导电元件与该些导电柱不会发生接触不良或短路的问题，因而能有效提闻广品良率。
【附图说明】
[0021]图1A至图1B为现有堆迭式封装结构的制法的剖视示意图；以及
[0022]图2A至图2G为本发明的堆迭式封装结构的制法的剖视示意图。
[0023]符号说明
[0024]1封装堆迭结构
[0025]11第一基板
[0026]1 la, 22a第一表面
[0027]lib, 22b第二表面
[0028]12第二基板
[0029]13铜柱
[0030]15, 28电子元件
[0031]16封装胶体
[0032]17,291导电元件
[0033]170金属柱
[0034]171焊锡材料
[0035]2，3封装结构
[0036]21承载件
[0037]210焊垫
[0038]211电性连接垫
[0039]211’线路部
[0040]212导电盲孔
[0041]213介电部
[0042]214金属层
[0043]22介电层
[0044]220开口
[0045]23导电层
[0046]25，25’线路层
[0047]26导电柱
[0048]260穿孔
[0049]27绝缘保护层
[0050]281导电凸块
[0051]29堆迭件
[0052]30封装材
[0053]A承载区。
【具体实施方式】
[0054]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0055]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0056]图2A至图2G为本发明的封装结构2，3的制法的剖视示意图。
[0057]如图2A所示，提供一具有多个焊垫210与多个电性连接垫211的承载件21。
[0058]于本实施例中，该承载件21为封装基板、半导体晶片、晶圆、中介板、经封装或未经封装的半导体元件。例如，图2A所示，该承载件21为无核心层(coreless)封装基板，其由多个介电部213、线路部211’与导电盲孔212构成，且于该承载件21下侧具有如铜的金属层214。
[0059]此外，该承载件21定义有一承载区A，使该些焊垫210位于该承载区A内，而该电性连接垫211位于该承载区A外。
[0060]如图2B所示，压合一具有导电