用于非平面化合物半导体器件的沟道应变控制的利记博彩app

文档序号:9565195阅读:558来源:国知局
用于非平面化合物半导体器件的沟道应变控制的利记博彩app
【技术领域】
[0001]本发明涉及用于非平面化合物半导体器件的沟道应变控制。
【背景技术】
[0002]半导体工业已经进入了纳米级技术工艺节点以寻求更高的器件密度、更好的性能和更低的成本。尽管在材料和制造中具有开创性的发展,但在缩小诸如传统M0SFET的缩放平面器件方面仍具有挑战。为了克服这些挑战,电路设计者寻找新型的结构以实现改进的性能。一种探索的途径是发展三维设计,诸如,鳍式场效应晶体管(FinFET)。FinFET可以被认为是从衬底伸出并进入栅极内的典型平面器件。典型的FinFET被制造成具有从衬底向上延伸的薄“鳍”(或鳍结构)。FET的沟道形成在这个垂直的鳍中,并且在鳍的沟道区域上方提供栅极(例如,包裹围绕沟道区域)。在鳍周围包裹栅极增大了沟道区域和栅极之间的接触面积,并且允许栅极从多个侧面来控制沟道。这可以在多个方面带来优势,并且在一些应用中,FinFET提供了减小的短沟道效应、减小的漏电流和增大的电流。换句话说,与平面器件相比,FinFET可以更快、更小并更有效率。
[0003]然而,由于FinFET和其他非平面器件中固有的复杂性,因此在制造平面晶体管中使用的多种技术并不能良好的适用于制造非平面器件。仅作为一个实例,由于不同类型的半导体的不同晶格结构,因此用于在元素半导体衬底上形成化合物半导体沟道的传统技术可以产生不期望的沟道应变和/或晶格缺陷。同样地,传统技术不能够有效地在沟道区域和衬底之间形成化合物半导体氧化物或其他绝缘部件。因此,尽管现有的制造技术通常已经足够用于平面器件,但为了继续满足不断增长的设计需求,需要进一步的改进。

【发明内容】

[0004]为了解决现有技术中存在的问题,根据本发明的一个方面,提供了一种半导体器件,包括:衬底;以及鳍结构,形成在所述衬底上,其中,所述鳍结构包括:相对的源极/漏极区域,设置在所述衬底的表面之上;沟道区域,设置在所述相对的源极/漏极区域之间并且设置在所述衬底的表面之上;和掩埋层,设置在所述沟道区域和所述衬底之间,其中,所述掩埋层包括化合物半导体氧化物。
[0005]在上述半导体器件中,所述掩埋层包括SiGe氧化物。
[0006]在上述半导体器件中,所述鳍结构对应于NM0S器件。
[0007]在上述半导体器件中,所述鳍结构是第一鳍结构,所述半导体器件还包括:第二鳍结构,对应于PM0S器件,并且所述第二鳍结构包括设置在所述衬底和所述第二鳍结构的沟道区域之间的掩埋层,其中,所述第二鳍结构的掩埋层不同于所述第一鳍结构的掩埋层。
[0008]在上述半导体器件中,所述第一鳍结构的掩埋层包括SiGe氧化物,而所述第二鳍结构的掩埋层不包括SiGe氧化物。
[0009]在上述半导体器件中,所述掩埋层包括具有渐变的Ge浓度的SiGe,在接近所述衬底的第一部分处的Ge浓度比在远离所述衬底的第二部分处的Ge浓度低。
[0010]在上述半导体器件中,所述渐变的Ge浓度从约20原子百分比增大至约60原子百分比。
[0011]在上述半导体器件中,所述相对的源极/漏极区域中的每个均包括设置在所述掩埋层上的晶种层以及设置在所述晶种层上的外延部分。
[0012]在上述半导体器件中,所述晶种层包括Ge浓度介于约20原子百分比和约70原子百分比之间的SiGe。
[0013]根据本发明的另一方面,还提供了一种半导体器件,包括:衬底;NM0S FinFET,形成在所述衬底上,其中,所述NMOS FinFET包括:第一绝缘体层,具有第一组成并且形成在所述衬底上;和η-沟道区域,形成在所述第一绝缘体层上,从而所述第一绝缘体层将所述η-沟道区域与所述衬底电隔离;以及PMOS FinFET,形成在所述衬底上,其中,所述PM0SFinFET包括:第二绝缘体层,形成在所述衬底上,其中,所述第二绝缘体层具有不同于所述第一组成的第二组成;和P-沟道区域,形成在所述第二绝缘体层上,从而所述第二绝缘体层将所述P-沟道区域与所述衬底电隔离。
[0014]在上述半导体器件中,所述第一绝缘体层包括SiGe氧化物。
[0015]在上述半导体器件中,所述第二绝缘体层不包括SiGe氧化物。
[0016]在上述半导体器件中,所述第一绝缘体层包括渐变的Ge浓度,在接近所述衬底的所述第一绝缘体层的一部分中的Ge浓度比远离所述衬底的所述第一绝缘体层的一部分中的Ge浓度低。
[0017]在上述半导体器件中,所述渐变的Ge浓度从约20原子百分比增大至约60原子百分比。
[0018]在上述半导体器件中,所述NMOS FinFET包括邻近所述η-沟道区域的源极/漏极结构,并且所述源极/漏极结构包括形成在所述第一绝缘体层上的晶种层以及设置在所述晶种层上的外延结构。
[0019]根据本发明的又一方面,还提供给了一种制造非平面电路器件的方法,所述方法包括:接收具有第一鳍结构和第二鳍结构的工件,所述第一鳍结构用于第一类型的第一器件,而所述第二鳍结构用于第二类型的第二器件,其中,每个所述第一鳍结构和第二鳍结构均包括:设置在衬底上的掩埋层和设置在所述掩埋层上的半导体层;基于所述第一类型的第一器件,对所述第一鳍结构的掩埋层实施氧化工艺;在所述第一鳍结构的源极/漏极区域中外延生长所述第一器件的源极/漏极部件;以及在所述第一鳍结构的沟道区域上方形成所述第一器件的栅极结构。
[0020]在上述方法中,所述氧化工艺被配置为在所述第一器件的沟道区域中产生拉伸应变。
[0021]在上述方法中,还包括:基于所述第二类型的第二器件,在实施所述氧化工艺之前,在所述第二鳍结构上方形成掩模层。
[0022]在上述方法中,还包括:在所述第一鳍结构的半导体层上形成扩散层;以及对所述衬底实施退火工艺以使所述第一鳍结构的扩散层和半导体层融合,从而形成融合层。
[0023]在上述方法中,形成所述栅极结构包括:在所述融合层的沟道区域上方形成所述栅极结构;并且,外延生长所述源极/漏极部件包括:使所述融合层的源极/漏极部分凹进以形成晶种层;以及在所述晶种层上外延生长所述源极/漏极部件。
【附图说明】
[0024]当结合参考附图进行阅读时,根据下文具体的描述可以更好地理解本发明。应该注意,根据工业中的标准实践,各个部件无需按比例绘制并且仅用于示出的目的。事实上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
[0025]图1是根据本发明的各个方面的工件的一部分的立体图。
[0026]图2A和图2B是根据本发明的各个方面的在工件上制造FinFET或其他基于鳍的器件的方法的流程图。
[0027]图3至图11是根据本发明的各个方面的沿着第一平面截取的正在进行形成FinFET的方法的工件的一部分的截面图。
[0028]图12是根据本发明的各个方面的正在进行形成FinFET的方法的工件的一部分的立体图。
[0029]图13A、图14A、图15A、图16A和图17A是根据本发明的各个方面的沿着第一平面截取的正在进行形成FinFET的方法的工件的一部分的截面图。
[0030]图13B、图14B、图15B、图16B和图17B是根据本发明的各个方面的沿着第二平面截取的正在进行形成FinFET的方法的工件的一部分的截面图。
【具体实施方式】
[0031]本发明总体涉及1C器件制造,更具体地,涉及将衬底与FinFET隔离的绝缘层,该绝缘层形成于衬底上,并且涉及调节由绝缘层产生的沟道应变以适应FinFET的沟道类型。
[0032]本发明的以下内容提供了许多用于实施本发明的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本发明。当然,这仅仅是实例,并不用于限制本发明。例如,第一部件形成在第二部件之上或者上可以包括第一部件和第二部件直接接触的实施例,并且也可以包括在第一部件和第二部件之间形成附加部件,从而使得第一部件和第二部件不直接接触的实施例。此外,本公开可在各个实例中重复参照数字和/或字母。该重复是为了简明和清楚的目的,而且其本身没有规定所述各种实施例和/或结构之间的关系Ο
[0033]另外,诸如“在…下面”、“在…下方”、“下”、“在…上方”、“上”、“顶部”、“底部”等空间相对位置术语在本文中可以用于描述如附图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中描述的方位外,这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。例如,如果翻转附图中的器件,描述为在其他元件或部件“下方”或“下面”的元件将定向为在其他元件或部件的“上方”。因此,示例性术语“在…下方”可以包括在上方和在下方两种方位。器件可以以其他方式定向(旋转90度或在其他方位上),并因此对本文中使用的空间相对位置描述符进行同样的解释。
[0034]图1是根据本发明的各个方面的工件100的一部分的立体图。已经简化了图1以清楚并且更好地说明本发明的构思。可以将附加的部件合并到工件100内,并且在工件100的其他实施例中,可以取代或删除下文中描述的一些部件。
[0035]工件100包括其上形成有一个或多个鳍结构104的衬底102或者晶圆。鳍结构104表示任意凸起的部件,所以尽管示出的实施例包括FinFET鳍结构104,但是又一些实施例包括在衬底102上形成的其他凸起的有源和无源器件。示出的鳍结构104包括η沟道(NMOS)FinFET 106 和 p 沟道(PMOS)FinFET 108。依次地,每个 FinFET 106 和 FinFET 108均包括一对相对的源极/漏极区域110以及设置在源极/漏极区域110之间的沟道区域112,源极/漏极区域110可以包括各种掺杂的半导体材料。通过施加至邻近于且包裹沟道区域112的栅叠件114的电压,从而控制穿过沟道区域112的载流子(η型器件的电子和ρ型器件的空穴)的流动。栅叠件114被示为半透明以更好的示出下面的沟道区域112。在示出的实施例中,沟道区域112从衬底102的平面(沟道区域112形成在该平面上)之上凸起,因此,鳍结构104可以称为“非平面”器件。相比较而言,凸起的沟道区域112比平面器件提
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1