Finfet热保护方法及其相关结构的利记博彩app
【技术领域】
[0001] 本发明总体设及半导体领域，更具体地，设及FIN阳T的制造方法。
【背景技术】
[0002] 电子行业已经对能够同时支持更大量的越来越复杂和精细的功能的更小和更快 的电子器件的要求不断增加。因此，在半导体工业中存在不断制造低成本、高性能和低功率 的集成电路（IC)的趋势。目前，通过按比例缩小半导体IC尺寸（例如，最小部件尺寸），从 而提高了生产效率和降低了相关成本，已在很大程度上实现了运些目标。然而，运种缩小也 增加了半导体制造工艺的复杂度。因此，半导体IC和器件的持续进步同样需要半导体制造 工艺和技术的进步。
[0003] 近来，为了通过增大栅极沟道禪合来改进栅极控制、减小断态电流W及降低短沟 道效应（SCE)，已经引入多栅极器件。已经引入的一种运样的多栅极器件是罐式场效应晶体 管（FinFET)。FinFET的名字源于从衬底延伸的罐状结构，罐状结构形成在衬底上并且用于 形成FET沟道。FinFET与传统的互补金属氧化物半导体（CM0巧工艺兼容，并且它们的S 维结构允许保持栅极控制并降低SCE的同时FINFET被大幅缩小。此外，正在研究高迁移率 材料。然而，现有的半导体工艺流程在整个工艺流程的各个步骤（诸如，氧化物退火、氮化 娃沉积或渗杂剂扩散和激活退火）期间都需要高溫处理，运会给高迁移率材料带来不利影 响。尤其是，在通常的半导体处理期间遇到高溫条件时，高迁移率材料不可能保持热稳定， 从而导致高迁移率材料的劣化W及减弱的器件性能。因此，现有技术还不能完全满足所有 方面的要求。
【发明内容】
[0004] 根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：提供衬底，衬 底包括从衬底延伸的罐；在罐中形成源极区和漏极区；W及在罐中形成源极区和漏极区之 后，在罐的沟道区中或源极区和漏极区上形成迁移率大于娃的第一材料。 阳〇化]优选地，该方法还包括：在衬底上方沉积介电层；W及图案化介电层W暴露源极 区和漏极区，从而提供至源极区和漏极区两者的通路；其中，形成迁移率大于娃的第一材料 包括在暴露的源极区和漏极区上方形成迁移率大于娃的第一材料。
[0006] 优选地，迁移率大于娃的第一材料包括低肖特基势垒高度（SBH)层。
[0007] 优选地，低肖特基势垒高度（SBH)层包括选自由GaAs层、IrixGaixAs层和Ni-InAs层组成的组中的至少一个。
[000引优选地，低肖特基势垒高度（SBH)层降低了源极/漏极接触电阻。
[0009] 优选地，该方法还包括：在罐中形成源极区和漏极区之前，在罐的沟道区中形成第 一凹槽；在第一凹槽中形成伪沟道材料；在罐中形成源极区和漏极区之后，去除伪沟道材 料W形成第二凹槽。
[0010] 优选地，形成迁移率大于娃的第一材料包括在罐的沟道区的第二凹槽中形成迁移 率大于娃的第一材料。
[0011] 优选地，迁移率大于娃的第一材料包括选自由SiGe、应变的Ge、Ge、GaAs、GaP、 InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP和GaInAsP组成的组中的至少一 个。
[0012] 优选地，该方法还包括：在沟道区和源极区/漏极区中的至少一个内形成迁移率 大于娃的第二材料；在迁移率大于娃的第二材料上方形成覆盖层；W及实施退火工艺，其 中，在退火工艺期间，覆盖层设置在沟道区和源极区/漏极区中的至少一个上。
[0013] 优选地，该方法还包括：在实施退火工艺之后，去除覆盖层。
[0014] 根据本发明的另一方面，提供了一种方法，包括：提供衬底，衬底包括从衬底延伸 的至少一个罐，其中，至少一个罐包括伪沟道和源极/漏极区，并且在伪沟道上方形成伪栅 叠件；在包括罐的衬底上沉积第一层间介电（ILD)层；平坦化第一ILD层W暴露伪栅叠件； 在平坦化第一ILD层之后，去除伪栅叠件并且蚀刻伪沟道W在罐中形成凹槽；W及在罐中 的凹槽内形成材料。
[0015]优选地，材料包括选自由SiGe、应变的Ge、Ge、GaAs、GaP、InP、InAs、In訊、GaAsP、 AlInAs、AlGaAs、InGaAs、GalnP、GaInAsP和它们的组合所组成的组中的迁移率大于娃的至 少一种材料。
[0016] 优选地，该方法还包括：在平坦化第一ILD层之前，对第一ILD层进行退火。
[0017] 优选地，该方法还包括：在凹槽中形成材料之后，在源极/漏极区上方形成低肖特 基势垒高度（SBH)材料。
[0018] 优选地，该方法还包括：在源极/漏极区上方形成低肖特基势垒高度（SBH)材料之 前，在源极/漏极区上面的第二ILD层内形成源极/漏极接触开口。
[0019] 优选地，低肖特基势垒高度（SBH)材料包括选自由GaAs、IrixGaixAs和Ni-InAs组 成的组中的至少一种材料。
[0020] 优选地，低肖特基势垒高度（SBH)层降低了源极/漏极接触电阻。
[0021] 根据本发明的又一方面，提供了一种半导体器件，包括：衬底，衬底具有罐；栅叠 件，形成在罐的第一区域上方；W及间隔件，邻接栅叠件的侧壁形成，间隔件形成在罐中邻 近第一区域设置并且与第一区域交界的第二区域上方；其中，第一区域包括第一材料，而第 二区域包括与第一材料不同的第二材料，其中，第一材料具有比第二材料更高的迁移率。
[0022] 优选地，罐还包括源极区和漏极区，并且源极区和漏极区还包括在源极区和漏极 区上方形成的低肖特基势垒高度（SBH)层。 阳〇2引优选地，低肖特基势垒高度（SBH)层包括选自由GaAs、IrixGaixAs和Ni-InAs组成 的组中的至少一种材料。
【附图说明】
[0024] 当结合附图进行阅读时，从W下详细描述可更好地理解本发明的各方面。应该注 意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的 尺寸可W被任意地增大或减小。
[0025] 图1是根据本发明的一个或多个方面的FinFET器件的实施例的立体图；
[0026] 图2是根据本发明的一个或多个方面制造Fin阳T器件的方法的流程图；
[0027] 图3A至图21B示出了与图2中方法的一个或多个步骤相对应的Fin阳T器件的实 施例的截面图； 阳02引图3A至图21A是基本上类似于图1的截面AA'的截面图；W及
[0029] 图3B至图21B是基本上类似于图1的截面BB'的截面图。
【具体实施方式】
[0030] W下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。 下面描述了组件和布置的具体实例W简化本发明。当然，运些仅仅是实例，而不旨在限制本 发明。例如，在W下描述中，在第二部件上方或者上形成第一部件可W包括第一部件和第二 部件W直接接触的方式形成的实施例，并且也可W包括在第一部件和第二部件之间可W形 成额外的部件，从而使得第一部件和第二部件可W不直接接触的实施例。此外，本发明可在 各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身并不 说明所讨论的各个实施例和/或配置之间的关系。
[0031] 而且，在本文中可W使用诸如"在…之下"、"在…下面V吓面的"、"在…之上"W 及"上面的"等空间关系术语，W容易地描述如图所示的一个元件或部件与另一个（或另一 些）元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括使用或操作中的 的不同方位。装置可WW其他方式定向（旋转90度或在其他方位上），并且本文中使用的 空间关系描述符可W同样地作出相应的解释。
[0032] 也应该注意，本发明W本文中称为FinFET器件的多栅极晶体管或罐型多栅极晶 体管的形式呈现实施例。运样的器件可W包括P型金属氧化物半导体FinFET器件或N型 金属氧化物半导体FinFET器件。FinFET器件可W是双栅极器件、S栅极器件、块体器件、 绝缘体上娃（SOI)器件和/或其他结构。本领域的一般技术人员可认识到得益于本发明的 各方面的半导体器件的其他实施例。例如，本文中描述的一些实施例也可W应用于全环栅 (GAA)器件、Omega-栅极（Q栅极）器件或Pi-栅极（n栅极）器件。
[0033] 图1示出了Fin阳T器件100。Fin阳T器件100包括一个或多个罐基、多栅极场效 应晶体管师T)。Fin阳T器件100包括衬底102、从衬底102延伸的至少一个罐104、隔离 区106W及设置在罐104上和周围的栅极结构108。衬底102可W是诸如娃衬底的半导体 衬底。衬底可W包括各种层，包括形成在半导体衬底上的各导电层或各绝缘层。根据本领 域所知的设计需求，衬底可W包括不同的渗杂配置。衬底也可W包括其他半导体，诸如，错、 碳化娃（SiC)、娃错（SiGe)或金刚石。可选地，衬底可W包括化合物半导体和/或合金半 导体。而且，在一些实施例中，衬底可W包括外延层（epi层），衬底可W产生应变W增强性 能，衬底可W包括绝缘体上娃（SOI)结构，和/或衬底可W具有其他合适的增强部件。
[0034] 和衬底102 -样，罐104可W包括：娃或诸如错的另一元素半导体泡括碳化娃、 神化嫁、憐化嫁、憐化铜、神化铜和/或錬化铜的化合物半导体；包括SiGe、GaAsP、AlInAs、 AlGaAs、InGaAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。使用包括光刻和蚀 刻工艺的合适工艺可制造罐104。光刻工艺可W包括：在衬底上面（例如，娃层上）形成光 亥Ij胶层（抗蚀剂）；将抗蚀剂曝光给图案；实施曝光后烘烤工艺拟及使抗蚀剂显影W形成 包括抗蚀剂的掩蔽元件。在一些实施例中，使用电子束（e束）光刻工艺可实施图案化抗蚀 剂W形成掩蔽元件的步骤。然后，在蚀刻工艺在娃层中形成凹槽时，掩蔽元件可W用于保护 衬底的各区域，从而留下延伸罐104。可W使用干蚀刻（例如，化学氧化物去除）、湿蚀刻和 /或其他合适的工艺来蚀刻凹槽。也可W使用用于在衬底102上形成罐104的方法的许多 其他实施例。
[0035] 多个罐104中的每一个还分别包括源极区105和漏极区107,其中，源极/漏极区 105、107形成在罐104中、上面和/或周围。源极/漏极区105、107可W外延生长在罐104 上方。在一些实施例中，在源极/漏极区105、107上方形成低肖特基势垒高度（SBH)材料 的一个或多个层W减小源极/漏极的接触电阻。在一些实例中，低SBH材料包括诸如GaAs、 IrixGaixAs、Ni-InAs的III-V材料和/或其他合适的材料。沿着与由图1的截面BB'限定 的平面基本平行的平面，在栅极结构108下面的罐104内设置晶体管的沟道区。
[0036] 在一些实例中，罐的沟道区包括诸如错的高迁移率材料、W及上面讨论的任何化 合物半导体或合金半导体