一种半导体器件及其利记博彩app和电子装置的制造方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其利记博彩app和电子 装置。
【背景技术】
[0002] 在半导体技术领域中，随着半导体工艺的不断发展，为获得较高的装置密度、效能 和较低的成本，半导体器件的制造往往采用三维设计，例如采用鳍型场效晶体管（fin field effect transistor，以下可简称FinFET)。此外，为了提高半导体器件的性能，高k金属栅 极技术也开始得到越来越广泛的应用。
[0003] 当前，越来越多的半导体制造厂商开始同时采用高k金属栅极技术和鳍型场效应 晶体管技术来制造半导体器件，在制得的半导体器件中，所使用的晶体管为高k金属栅极 鳍型场效应晶体管。对于20nm节点以下FinFET器件采用高k金属栅极技术时，通常选用金 属W作为金属栅电极层的材料，采用原子层沉积法形成TiN作为粘附层/阻挡层，然而TiN/ W之间的界面往往存在一些问题和缺陷，导致金属栅电极层的剥离脱落问题出现。
[0004] 因此，为了解决上述技术问题，有必要提出一种新的利记博彩app。
【发明内容】
[0005] 在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进 一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006] 为了克服目前存在问题，本发明提出一种半导体器件的利记博彩app，包括：提供半导 体衬底；在所述半导体衬底上沉积形成粘附层；采用含硅化合物浸润所述粘附层；重复上 述沉积和浸润步骤；在所述粘附层上沉积形成金属栅电极层。
[0007] 可选地，采用原子层沉积法沉积所述粘附层。
[0008] 可选地，所述粘附层的材料为TiN。
[0009] 可选地，所述含硅化合物选自分子式为SinH2n+2的氢化硅，其中η为1到10。
[0010] 可选地，所述氢化硅为SiH4。
[0011] 可选地，所述浸润时间范围为5~60s，以在所述粘附层的表面上形成超薄的无定 形石圭层。
[0012] 可选地，所述粘附层的总厚度范围为20~30人，
[0013] 可选地，在进行所述浸润步骤之前，形成的所述粘附层的厚度大于等于预定形成 粘附层的总厚度的二分之一。
[0014] 可选地，重复所述沉积和浸润步骤1到5次。
[0015] 可选地，所述金属栅电极层的材料包括W。
[0016] 可选地，采用原子层沉积或化学气相沉积法形成所述金属栅电极层。
[0017] 可选地，形成所述金属栅电极层的步骤包括：采用原子层沉积法在所述粘附层上 形成成核层；在所述成核层之上沉积形成主体金属栅电极层。
[0018] 可选地，所述半导体衬底和所述粘附层之间形成有功函数层。
[0019] 本发明还提供了一种采用上述方法制作的半导体器件。
[0020] 本发明还提供了一种电子装置，包括上述的半导体器件。
[0021] 综上所述，根据本发明的利记博彩app，改善了粘附层和金属栅电极层之间的界面特 性，避免了金属栅电极层剥离问题的产生，提高了器件的性能和良率。另外，采用本发明的 方法没有额外增加膜层既可提高粘附层的阻挡能力，且不会带来任何集成上的问题，例如 空隙填充窗口等问题。
【附图说明】
[0022] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0023] 附图中：
[0024] 图1为根据现有技术形成的粘附层和金属栅电极层的剖面示意图；
[0025] 图2为根据本发明实施例一的方法依次实施步骤的工艺流程图；
[0026] 图3为根据本发明实施例一的方法形成的粘附层和金属栅电极层的剖面示意图。
【具体实施方式】
[0027] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0028] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0029] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、 层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0030] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与 其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使 用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为"在其它元件下 面"或"在其之下"或"在其下"元件或特征将取向为在其它元件或特征"上"。因此，示例性 术语"在...下面"和"在...下"可包括上和下两个取向。器件可以另外地取向（旋转90 度或其它取向）并且在此使用的空间描述语相应地被解释。
[0031] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在该说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。
[0032] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便 阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述 外，本发明还可以具有其他实施方式。
[0033] 本发明的发明人发现，如图1所示，以金属W作为金属栅电极层的材料时，采用原 子层沉积法形成TiN作为粘附层/阻挡层101，然而TiN/W之间的界面往往存在一些问题 和缺陷，导致金属栅电极层的剥离脱落问题出现。产生剥离问题的主要原因是在沉积主体 金属栅电极层103之前，先形成金属栅电极层的成核层102,成核层102形成的过程中采用 B2H6作为反应气体，而电离后产生的B离子扩散进入粘附层101，改变了粘附层的界面特性， 导致剥离问题的出现。一种解决方法是在沉积金属栅电极层前先在粘附层上形成WN层，但 是WN层的添加导致电阻率的显著提升，因此该方法对于20nm节点以下的制程不适用。 [0034] 鉴于上述问题的存在，本发明提出了 一种新的利记博彩app。
[0035] 实施例一
[0036] 下面，参照图2和图3对本发明实施例中方法依次实施的步骤进行详细描述。
[0037] 首先，执行步骤201，提供半导体衬底。
[0038] 所述半导体衬底可以是娃、绝缘体上娃（SOI)、绝缘体上层叠娃（SSOI)、绝缘体上 层叠锗化硅（S-SiGeOI)、绝缘体上锗化硅（SiGeOI)以及绝缘体上锗（GeOI)中的至少一种。 半导体衬底中可以形成有用于隔离有源区的浅沟槽隔离（STI)等，浅沟槽隔离可以由氧化 硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然，半导体衬底中 还可以形成有掺杂阱等等。此外，半导体器件可以为平面器件也可以是鳍片型器件，对于鳍 片型器件所述半导体衬底中形成有鳍片。
[0039] 所述半导体衬底上形成有具有开口的层间介电层，所述开口用于形成金属栅极结 构。层间介电层可为氧化硅层，包括利用热化学气相沉积（thermal CVD)制造工艺或高密 度等离子体（HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅 玻璃（USG)、磷硅玻璃（PSG)或硼磷硅玻璃（BPSG)。
[0040] 所述开口暴露出栅极介电层，栅极介电层可以包括传统的电介质材料诸如具有电 介质常数从大约4到大约20 (真空中测量）的硅的氧化物、氮化物和氮氧化物。或者，栅极 介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质 材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶 钡（BSTs)和锆钛酸