用于声学监视及控制穿透硅的通孔显露处理的设备及方法
【专利说明】用于声学监视及控制穿透硅的通孔显露处理的设备及方法 相关申请
[0001] 本申请要求2013年5月1日申请、题为"用于声学监视及控制穿透硅的通孔显露 处理的设备及方法（APPARATUSANDMETHODSFORACOUSTICALMONITORINGANDCONTROLOF THR0UGH-SILIC0N-VIAREVEALPROCESSING) "的美国非临时专利申请序列第 13/874, 495号 (代理人案卷号：20654/USA)的优先权，所述美国非临时专利申请的全文在此为所有目的 通过引用整体结合于此。
技术领域
[0002] 本发明一般涉及半导体器件制造，且尤其涉及TSV(穿透硅的通孔）的背侧化学机 械抛光。
【背景技术】
[0003] 亦被称作化学机械平面化的化学机械抛光（CMP)是通常用于在半导体基板上制 造集成电路（IC)的工艺。CMP工艺可从部分处理基板移除地形特征和材料，以制造平坦表 面供后续处理用。CMP工艺可在一个或更多旋转的抛光垫上使用研磨剂及/或化学活性抛 光液，所述一个或更多旋转的抛光垫压抵着基板表面。基板可被保持在基板保持器中，所述 基板保持器使基板旋转。基板保持器亦可使基板在（多个）旋转抛光垫的表面上来回振荡。
[0004] 在制造IC中，3D封装可被用于增加紧凑占地面积方面的电路功能及/或性能。三 维封装可涉及使用TSV(穿透硅的通孔）层叠在彼此的顶部之上的IC芯片的互连，以电连 接层叠的IC芯片。TSV是延伸通过基板的垂直电导体。为从基板的背侧进入TSV(以供后 续电连接下面的另一IC)，CMP可被用于TSV显露工艺中。TSV显露工艺可包括磨削及蚀刻 基板的背面，以暴露TSV的从背面突出的残根（stub)。随后将介电膜沉积在背面上。CMP 可被用于移除突出的残根及将背面抛光至所需的介电膜厚度，以完成TSV显露工艺。然而， TSV破损（S卩，一个或更多残根的破损）可发生，其会毁坏基板。因此，期望改进的TSV显露 工艺。
【发明内容】
[0005] 根据一个方面，提供用于化学机械抛光（CMP)设备的压板。所述压板包括：盘形基 底，所述盘形基底被配置成在所述盘形基底的表面上接收抛光垫，所述盘形基底具有至少 一个通孔；以及声传感器，所述声传感器被接收在所述至少一个通孔中并从所述盘形基底 的表面突出，所述声传感器被配置成被电耦接至控制器。
[0006] 根据另一方面，提供一种化学机械抛光（CMP)设备，所述CMP设备被配置成执行 CMP工艺。所述CMP设备包括：压板，所述压板包括抛光垫；基板保持器，所述基板保持器被 配置成保持待抛光的基板，其中所述压板或基板保持器被配置成将基板与抛光垫放置成彼 此接触；声传感器，在CMP工艺期间，所述声传感器被定位成峨邻所述抛光垫或基板；以及 声处理器，所述声处理器被电耦接至声传感器，且被配置成分析从声传感器接收的一个或 多个信号，以检测TSV(穿透硅的通孔）破损。
[0007] 根据又一方面，提供监视及控制TSV(穿透硅的通孔）显露工艺的方法。所述方法 包括：使用化学机械抛光（CMP)工艺处理基板；感测CMP工艺的声发射；以及分析声发射， 以检测TSV破损。
[0008] 从以下详细描述可容易地明白本发明的其他方面、特征和优点，其中描述及图示 了若干示例实施例和实施方式，包括构想用于实施本发明的最佳模式。本发明亦可包括其 他和不同实施例，数种细节可从不同方面修改，此皆未悖离本发明的范围。因此附图和叙述 本质上应视为说明之用、而非限定之意。附图不一定按比例绘制。本发明涵盖落在本发明 范围内的所有修改、均等物和替代物。
【附图说明】
[0009] 下述附图仅为说明目的。这些附图不旨在以任何方式限制本发明的范围。
[0010] 图1A-1C图示了根据现有技术的经历TSV(穿透硅的通孔）显露工艺且没有TSV 破损的半导体基板的连续截面图。
[0011] 图2图示了根据现有技术的无破损的TSV。
[0012] 图3图示了根据现有技术的具有TSV破损的半导体基板的截面图。
[0013] 图4图示了根据现有技术的具有破损的TSV。
[0014] 图5图示了根据实施例的化学机械抛光（CMP)系统的示意性部分侧视图。
[0015] 图6A及图6B分别图示了根据实施例的CMP系统的压板和抛光垫的俯视图和侧截 面图（沿图6A的线6B-6B截取）。
[0016] 图7图示了根据实施例的监视及控制TSV显露工艺的方法的流程图。
【具体实施方式】
[0017] 现将详细参考本公开的示例实施例，这些实施例在附图中示出。尽可能以相同的 附图标记表示各图中相同或相似的元件。
[0018] 在一个方面中，可声学地监视及控制使用CMP(化学机械抛光）的TSV(穿透硅的 通孔）显露工艺，以检测TSV破损并自动地响应于所述TSV破损。在一些IC制造工艺中， 在TSV高宽比（S卩，暴露的TSV残根高度比TSV直径）可以是高的地方（例如，具有小的直 径的TSV)，TSV破损可在CMP期间更常发生。高的高宽比TSV可允许IC具有更大的芯片至 芯片互连密度。然而，高的高宽比TSV可能是较不刚硬的，并且因此在从基板的背面移除暴 露的TSV残根的CMP工艺期间更易破损。
[0019] -个或多个声传感器可被定位于CMP系统中，以在CMP工艺期间接收声发射。所 述一个或多个声传感器可被耦接至例如基板保持器及/或抛光垫压板。在一些实施例中， 抛光垫压板可具有集成在其中的一个或多个声传感器，所述一个或多个声传感器延伸到安 装在所述抛光垫压板上的抛光垫中。
[0020] 在一些实施例中，可通过系统控制器及/或声处理器分析由一个或多个声传感器 接收的声发射，以检测TSV破损。声处理器可为CMP系统控制器的一部分，或替代地，可为 耦接至CMP系统控制器的单独的独立部件。响应于检测到TSV破损，系统控制器及/或声 处理器可自动启动一个或多个补救动作。例如，在一些实施例中，可通知操作员所述TSV破 损。此外或替代地，可通过例如，如可在系统控制器及/或声处理器中预先编程的减少基板 或抛光垫抵靠彼此的下压力预定的量、降低抛光垫及/或基板的旋转速度预定的量，及/或 两者的组合来自动地修改CMP工艺。在一些实施例中，可响应于检测到TSV破损而自动地 停止CMP工艺及/或控制转移到系统控制器的终点例程。
[0021] 在其他方面，提供了监视及控制TSV显露工艺的方法，此将配合图IA至图7详述 于后。
[0022] 图1A-1C图示了根据现有技术的正经历TSV显露工艺的基板100所述TSV显露工 艺可被称作BVR(经由背侧显露）CMP工艺。图IA图示了具有背面102A的基板100,所述 背面102A已经被TSV显露工艺部分处理。基板100可具有硅基底层104、金属（例如，铜） 层106、从金属层106延伸并突出超过硅基底层104的数个TSV108、覆盖TSV108与金属 层106的阻挡层110和覆盖背面102A的介电层112。在一些制造工艺中，TSV108可具有 在硅基底层104之上的高度H，所述高度H范围可从约2ym至约4ym，且所述高度H可因 TSV108而异。可在CMP系统处接收具有背面102A的基板100以供如图IB和图IC中所示 的进一步TSV显露处理。
[0023] 图IB图示了具有进一步处理的背面102B的基板100,其中可已通过CMP工艺从 TSV108的顶部表面109移除介电层112和阻挡层110。CMP工艺可继续从基板100的背 面102B移除材料及/或抛光所述背面102B，直到产生图IC的背面102C为止，假如未发生 TSV破损。如图IC中所示，TSV108可与介电层112的表面113齐平，或者在一些制造工艺 中，TSV108可为稍低的，直到获得所需的较薄介电层112为止。如所示，某种铜碟形凹陷 (dishing) 111可出现在TSV108的端