阵列基板及其制造方法、显示面板和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示面板和显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(英文:Thin_filmtransisitor liquid cystaldisplay ;简称:TFT_IXD)是多数液晶显示器的一种。在制作TFT阵列基板时，为了传输信号，需要采用跳线膜层如氧化铟锡(英文=Indium tin oxide ;简称:ΙΤ0)膜层和过孔将不同层的金属图形连接起来，如采用将ITO膜层和过孔将栅极金属图形和源漏极金属图形连接起来，完成栅极信号和公共电极(Com)信号的传输。
[0003]相关技术中，在形成过孔的过程中，由于栅极金属图形上的绝缘图形(即栅极绝缘图形)的厚度和源漏极金属图形上的绝缘图形(即钝化层图形)的厚度不同，为了保证过孔内的绝缘图形被完全刻蚀，会采用过刻方法对绝缘图形进行刻蚀，即在原有基础上再多刻蚀30%?50%。图1示出了该阵列基板的过孔结构的俯视图，图1中的01为栅极金属图形，02为源漏极金属图形，03为ITO膜层。图2-1是图1所示的阵列基板的A-A’部位的剖面图，图2-1中的04为衬底基板，02为源漏极金属图形，05为钝化层图形，03为ITO膜层，06为栅极绝缘图形，01为栅极金属图形。
[0004]上述方法形成的过孔直径一般为10微米，过孔的开口较小且过孔是封闭孔，过刻容易造成金属图形和绝缘图形接触处的绝缘图形被刻蚀掉一部分，具有较大的侧蚀(undercut)风险。如图2_1所示，过刻容易造成图2_1中P所标注的位置处的钝化层图形05被刻蚀掉一部分，或造成图2-1中Q所标注的位置处的栅极绝缘图形06被刻蚀掉一部分，这样，过孔拐角处的ITO膜层03可能无法完全连接上，信号无法正常传输，图2-2还示出了阵列基板上的过孔的俯视图(虚线为ITO膜层断裂的位置)。因此，阵列基板的显示质量较差。
【发明内容】
[0005]为了解决阵列基板的显示质量较差的问题，本发明提供了一种阵列基板及其制造方法、显示面板和显示装置。所述技术方案如下:
[0006]第一方面，提供一种阵列基板的制造方法，所述方法包括:
[0007]在衬底基板上形成第一导电图形和第二导电图形；
[0008]在形成有所述第一导电图形和所述第二导电图形的衬底基板上形成过孔，所述过孔的侧壁半开放；
[0009]在形成有所述过孔的衬底基板上形成跳线膜层。
[0010]可选的，所述过孔为条状孔，所述条状孔的长度方向或宽度方向的侧壁开放。
[0011]可选的，所述条状孔的侧壁开放的方向上大于或等于15微米，且小于或等于20微米。
[0012]可选的，具体包括:
[0013]在所述衬底基板上形成所述第一导电图形；
[0014]在形成有所述第一导电图形的衬底基板上形成第一绝缘层图形；
[0015]在形成有所述第一绝缘层图形的衬底基板上形成所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的不同层；
[0016]在形成有所述第二导电图形的衬底基板上形成第二绝缘层图形；
[0017]所述第一导电图形、所述第二导电图形、所述第一绝缘层图形和所述第二绝缘层图形围成所述过孔；
[0018]在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一导电图形和所述第二导电图形电连接。
[0019]可选的，所述第一导电图形为栅极金属图形，所述第二导电图形为源漏极金属图形，所述在形成有所述第一导电图形的衬底基板上形成第一绝缘层图形，包括:
[0020]在形成有所述栅极金属图形的衬底基板上形成栅极绝缘层；
[0021]对所述栅极绝缘层进行构图，形成栅极绝缘图形；
[0022]所述在形成有所述第一绝缘层图形的衬底基板上形成所述第二导电图形，包括:
[0023]在形成有所述栅极绝缘图形的衬底基板上形成所述源漏极金属图形；
[0024]所述在形成有所述第二导电图形的衬底基板上形成第二绝缘层图形，包括:
[0025]在形成有所述源漏极金属图形的衬底基板上形成钝化层；
[0026]对所述钝化层进行构图，形成钝化层图形。
[0027]可选的，
[0028]所述栅极绝缘图形包括位于所述栅极金属图形上的第一子图形和与所述栅极金属图形同层的第二子图形，所述栅极金属图形与所述第二子图形存在间隙，所述第一子图形覆盖所述栅极金属图形远离所述第二子图形的部分。
[0029]可选的，
[0030]所述源漏极金属图形与所述第一子图形位于同一层，且所述源漏极金属图形与所述第一子图形存在间隙。
[0031]可选的，
[0032]所述钝化层图形包括位于所述第一子图形上的第三子图形和位于所述源漏极金属图形上的第四子图形，所述第四子图形覆盖所述源漏极金属图形远离所述第一子图形的部分，未被所述栅极绝缘层的第一子图形覆盖的所述栅极金属图形的部分、未被所述钝化层的第四子图形覆盖的所述源漏极金属图形的部分、所述栅极绝缘图形和所述钝化层图形共同围成所述过孔。
[0033]可选的，具体包括:
[0034]在所述衬底基板上形成所述第一导电图形和所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的同一层；
[0035]在形成有所述第一导电图形和所述第二导电层图形的衬底基板上形成第一绝缘层图形；
[0036]所述第一导电图形、所述第二导电图形和所述第一绝缘层图形围成所述过孔；
[0037]在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一导电图形和所述第二导电图形电连接。
[0038]可选的，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，所述方法具体包括:
[0039]在所述衬底基板上形成栅极金属薄膜，通过构图工艺同层形成所述第一栅极金属图形和所述第二栅极金属图形；
[0040]在形成有所述第一栅极金属图形和所述第二栅极金属图形的衬底基板上形成栅极绝缘层；
[0041]对所述栅极绝缘层进行构图形成栅极绝缘图形，所述栅极绝缘图形覆盖所述第一栅极金属图形远离所述第二栅极金属图形的部分以及覆盖所述第二栅极图形远离所述第一栅极金属图形的部分；
[0042]所述第一栅极金属图形未被所述栅极绝缘图形覆盖的部分、所述第二栅极金属图形未被所述栅极绝缘图形覆盖的部分以及所述栅极绝缘图形共同围成所述过孔；
[0043]在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一栅极金属图形和所述第二栅极金属图形电连接。
[0044]可选的，所述第一导电图形为第一源漏金属图形，所述第二导电图形为第二源漏金属图形，所述方法具体包括:
[0045]在所述衬底基板上形成源漏金属薄膜，通过构图工艺同层形成所述第一源漏金属图形和所述第二源漏金属图形；
[0046]在形成有所述第一源漏金属图形和所述第二源漏金属图形的衬底基板上形成钝化层；
[0047]对所述钝化层进行构图形成钝化层图形，所述钝化层图形覆盖所述第一源漏金属图形远离所述第二源漏金属图形的部分以及覆盖所述第二源漏金属图形远离所述第一源漏金属图形的部分；
[0048]所述第一源漏金属图形未被所述钝化层图形覆盖的部分、所述第二源漏金属图形未被所述钝化层图形覆盖的部分以及所述钝化层图形共同围成所述过孔；
[0049]在形成有所述过孔的衬底基板上形成所述跳线膜层，使得所述第一源漏金属图形和所述第二源漏金属图形电连接。
[0050]第二方面，提供一种阵列基板，所述阵列基板包括:
[0051]衬底基板；
[0052]所述衬底基板上形成有第一导电图形和第二导电图形；
[0053]形成有所述第一导电图形和所述第二导电图形的衬底基板上形成有过孔，所述过孔的侧壁半开放；
[0054]形成有所述过孔的衬底基板上形成有跳线膜层。
[0055]可选的，所述过孔为条状孔，所述条状孔的长度方向或宽度方向的侧壁开放。
[0056]可选的，所述条状孔的侧壁开放的方向上大于或等于15微米，且小于或等于20微米。
[0057]可选的，
[0058]所述衬底基板上形成有所述第一导电图形；
[0059]形成有所述第一导电图形的衬底基板上形成有第一绝缘层图形；
[0060]形成有所述第一绝缘层图形的衬底基板上形成有所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的不同层；
[0061]形成有所述第二导电图形的衬底基板上形成有第二绝缘层图形；
[0062]所述第一导电图形、所述第二导电图形、所述第一绝缘层图形和所述第二绝缘层图形围成所述过孔；
[0063]形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一导电图形和所述第二导电图形电连接。
[0064]可选的，所述第一导电图形为栅极金属图形，所述第二导电图形为源漏极金属图形，
[0065]形成有所述栅极金属图形的衬底基板上形成有栅极绝缘图形；
[0066]形成有所述栅极绝缘图形的衬底基板上形成有所述源漏极金属图形；
[0067]形成有所述源漏极金属图形的衬底基板上形成有钝化层图形。
[0068]可选的，
[0069]所述栅极绝缘图形包括位于所述栅极金属图形上的第一子图形和与所述栅极金属图形同层的第二子图形，所述栅极金属图形与所述第二子图形存在间隙，所述第一子图形覆盖所述栅极金属图形远离所述第二子图形的部分。
[0070]可选的，
[0071]所述源漏极金属图形与所述第一子图形位于同一层，且所述源漏极金属图形与所述第一子图形存在间隙。
[0072]可选的，
[0073]所述钝化层图形包括位于所述第一子图形上的第三子图形和位于所述源漏极金属图形上的第四子图形，所述第四子图形覆盖所述源漏极金属图形远离所述第一子图形的部分，未被所述栅极绝缘层的第一子图形覆盖的所述栅极金属图形的部分、未被所述钝化层的第四子图形覆盖的所述源漏极金属图形的部分、所述栅极绝缘图形和所述钝化层图形共同围成所述过孔。
[0074]可选的，
[0075]所述衬底基板上形成有所述第一导电图形和所述第二导电图形，所述第二导电图形与所述第一导电图形位于所述衬底基板上的同一层；
[0076]形成有所述第一导电图形和所述第二导电层图形的衬底基板上形成有第一绝缘层图形；
[0077]所述第一导电图形、所述第二导电图形和所述第一绝缘层图形围成所述过孔；
[0078]形成有所述过孔的衬底基板上形成有所述跳线膜层，所述跳线膜层使所述第一导电图形和第二导电图形电连接。
[0079]可选的，所述第一导电图形为第一栅极金属图形，所述第二导电图形为第二栅极金属图形，
[0080]所述衬底基板上形成有所述第一栅极金属图形和所述第二栅极金属图形；
[0081]形成有所述第一栅极金属图形和所述第二栅极金属图形的衬底基板上形成有栅极绝缘图形，所述栅极绝缘图形覆盖所述第一栅极金属图形远离所述第