利用粘合剂层叠金属薄板的半导体检测板及其制造方法
【技术领域】
[0001]本发明涉及一种利用粘合剂层叠金属薄板的半导体检测板及其制造方法，特别是涉及一种在金属薄板上粘贴膜而制造初级薄板，并对初级薄板进行蚀刻、层叠后垂直切割而制造的利用粘合剂层叠金属薄板的半导体检测板及其制造方法。
【背景技术】
[0002]通常，制造半导体时通过检查半导体电气性能来确认半导体的制造有无异常。进行检查时，将为了能够与半导体元件的端子电接触而形成的半导体测试插座插在半导体元件与检测电路板之间。另外，半导体测试插座除了应用于半导体元件的检测，还应用于半导体元件制造过程中的老化(Burn-1n )试验。
随着半导体元件集成化技术的发展及趋于小型化，半导体元件的端子，即引线的大小及间隔也呈现微型化趋势，从而需要有一种测试插座的导电图形之间形成微小间距的方法。但是，以现有弹针式(Pogo)半导体测试插座测试集成化半导体元件则存在很大的局限性。
特别是，半导体测试插座上用于电连接的端子或探头因直接与半导体接触，从而会使变小、变薄的半导体发生物理损坏。到目前为止所使用的电极间最小间隔是250 um,需要进一步缩小间隔。
为了解决上述问题，提出了在用弹性材质硅材料制造的硅本体上以垂直方向形成冲孔图形后，在冲孔图形的内部填充导电粉末，从而形成导电图形的技术，并广为使用。
但是，填充导电粉末的方法由于半导体检测板的耐久性低劣，形成导电体的粉末脱离，致使反复使用的次数降低。
另外，为了制作半导体检测板的微小间距，研制出了相间层叠导电薄板与绝缘薄板后，以数十微米的微小厚度垂直切割，再次层叠后垂直切割的方法。但是，当以微小的厚度进行垂直切割时，由于厚度单薄而易使导电体脱离原有位置，因此难以进行切割。
【发明内容】
[0003]本发明的目的是弥补现有技术的不足，提供一种不使用导电粉末而可提高耐久性的利用粘合剂层叠金属薄板的半导体检测板。
本发明的另一目的是提供一种各导电体之间的距离为数十微米的利用粘合剂层叠合金属薄板的半导体检测板。
本发明的又一目的是提供一种与采用现有层叠方法的制造方法相比工艺更加简单的利用粘合剂层叠金属薄板的半导体检测板制造方法。
为了达到上述目的本发明采用的技术方案如下:
本发明利用粘合剂层叠金属薄板的半导体检测板的制造方法包括薄板制造阶段Si，在绝缘性膜的一面粘贴导电性金属薄板而制造初级薄板；蚀刻阶段S2，对所述初级薄板的金属薄板进行蚀刻，以形成至少两个线条，从而制造各线条状导电体相隔所定距离的二级薄板；层叠阶段S3，层叠至少两个二级薄板，制造成一个堆叠；以及切割阶段S4，以所定厚度垂直切割层叠的堆叠。
所述膜包括硅、聚氨酯、P1、PET、PEN、PE、PP、PT、橡胶中的至少一个。
在所述层叠阶段向形成有线条状导电体的二级薄板上面涂覆粘合剂，利用由所述粘合剂构成的粘合层层叠至少两个二级薄板。
所述粘合层包括硅、聚氨酯、P1、PET、PEN、PE、PP、PT、橡胶中的至少一个。
所述切割阶段之后还包括对检测板表面进行化学镀层以防止导电体氧化的镀敷阶段。 所述金属薄板包括 Cu、Au、Ag、Pt、Fe、Al、N1、Mg、Pb、Zn、Sn、Co、Cr、Mn、C 中的至少一个。
本发明利用粘合剂层叠金属薄板的半导体检测板包括由截面呈四角形、沿Y轴方向具有所定长度的绝缘体构成的第一层和Z轴方向高度和Y轴方向长度分别与所述第一层的高度和长度相同、并由至少两个四角形导电体构成的第二层，所述四角形导电体每隔所定间隔便沿Z轴方向贯通有截面呈四角形的绝缘体；所述第一层和第二层沿X轴方向以相间排列方式层叠，以在整体上形成四角形的板，所述板的X轴向两个端部设有第一层。
所述四角形导电体的上面和下面还包括有用于防止腐蚀的镀层。
本发明利用粘合剂层叠金属薄板的半导体检测板由于采用层叠设置的金属薄板，而使导电体具有高耐久性。
而且，本发明利用粘合剂层叠金属薄板的半导体检测板由于导电体之间的距离能够具有数十微米的微小间距，可适用于更为集成化的半导体。
另外，本发明利用粘合剂层叠金属薄板的半导体检测板制造方法与采用现有层叠方法的制造方法相比其工艺更加简单，因此，可提高生产效率及质量。
【附图说明】
[0004]图1是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法流程图。
图2是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中薄板制造阶段示意图。
图3是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中蚀刻阶段示意图。图4是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中层叠阶段涂覆粘合剂过程示意图。
图5是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中层叠阶段示意图。 图6是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中切割阶段示意图。 图7是本发明利用粘合剂层叠金属薄板的半导体检测板的结构示意图。
图中，1:金属薄板；2 旲；3:粘合层；5:半导体检测板；10:粘合剂；11:导电体；30:乳车昆;50:激光；60:初级薄板；61:二级薄板；62:堆叠。
【具体实施方式】
[0005]下面结合附图对本发明的优选实施方式进行详细说明。
图1是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法流程图，图2是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中薄板制造阶段示意图，图3是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中蚀刻阶段示意图，图4是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中层叠阶段涂覆粘合剂过程示意图，图5是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中层叠阶段示意图，图6是本发明利用粘合剂层叠金属薄板的半导体检测板制造方法中切割阶段示意图，图7是本发明利用粘合剂层叠金属薄板的半导体检测板的结构示意图。
如图1所示，本发明利用粘合剂层叠金属薄板的半导体检测板制造方法包括薄板制造阶段S1、蚀刻阶段S2、层叠阶段S3、切割阶段S4。所述薄板制造阶段SI，在绝缘性膜上粘贴导电性金属薄板而制造初级薄板；所述蚀刻阶段S2，对所述初级薄板的金属薄板进行蚀刻以形成多个线条，以此制造各线条状导电体相隔所定间距的二级薄板；所述层叠阶段S3，层叠多个二级薄板而制造一个堆叠；切割阶段S4，以所定的厚度切割所述层叠的堆叠。
另外，还可以包括切割阶段S4之后对导电体的露出面进行镀敷处理的镀敷阶段(未图示)。
在所述薄板制造阶段SI进行粘贴和在层叠阶段S3进行层叠时是通过粘合剂或底漆来实现的，所述粘合剂或底漆只要硬化后呈现绝缘性即可，没有特别的限制。
如图2所示，本发明利用粘合剂层叠金属薄板的半导体检测板的制造方法中，薄板制造阶段SI在膜2的一面喷射粘合剂10或底漆(以下称为粘合剂)后，通过所述粘合剂把金属薄板I粘贴在膜2的一面。
涂布所述粘合剂10的优选方法是涂覆、印刷、喷射中的任意一种方法，并且最好采用可形成I?50 _厚度的涂布量。
而且，所选用的所述粘合剂硬化后应呈现绝缘性。为了提高绝缘性，可在粘合剂内增添硅、聚氨酯、P1、PET、PEN、PE、PP、PT、橡胶中的任意一种，或将硅、聚氨酯、P1、PET、PEN、PE、PP、PT、橡胶中的任意一种作为粘合剂以液状进行涂布。
并且，所述膜2可以使用包括硅、聚氨酯、P1、PET、PEN、PE、PP、PT、橡胶中的任意一种的膜，所述金属薄板 I 可使用包括 Cu、Au、Ag、Pt、Fe、Al、N1、Mg、Pb、Zn、Sn、Co、Cr、Mn、C 中至少一种的金属薄板。
所述膜2及金属薄板I通过粘合剂制造成一个初级薄板60，为了调节所述初级薄板60的厚度或提高所述膜2与金属薄板I之间的粘合力，可以利用乳辊30或压力机(未图示)对初级薄板60的上、下面施压。
作为优先实施例，为了使导电体之间的距离更小，最好使用厚度为I?ΙΟΟμιη的膜2，但也可以根据需要(使用用途及检测端子间距)使用I?5000 um厚度的膜2。
为了获得更微小的导电体，最好使用厚度为I?10iM的金属薄板1，但也可以根据需要(使用用途及检测端子厚度)使用厚度为I?5000 ?Μ的金属薄板I。
作为另一实施例，除了用如上所述的粘合剂进行粘贴外，也能通过PVD (PhysicalVapor Deposit1n)和 CVD (Chemical Vapor Deposit1n)等沉积方法，在膜 2 的一面沉积粘合金属薄板I。
如图3所示，在本发明的利用粘合剂层叠粘合金属薄板的半导体检测板的制造方法中蚀刻阶段S2，对构成初级薄板60的膜2和金属薄板I中的金属薄板I进行蚀刻而加工成二级薄板。即，对位于初级薄板一面的金属薄板I进行蚀刻，制造多个线条(Line)状导电体11，而多条线条状导电体11以所定间距相互间隔。 作为优选实施例，对金属薄板I进行蚀刻，使所述导电体11之间的间距与膜2的厚度I?50 μιη相同。S卩，所述导电体11之间的距离可随膜2的厚度发生变化，以使其与膜2的厚度相一致。
并且，蚀刻的厚度要等于初期金属薄板I的厚度，以使各导电体11间不发生接触，位于绝缘体21末端的金属薄板I如同Α，全部进行蚀刻，以使末端的导电体11与下部的绝缘体21末端相隔所定距离并位于内侧。
优选实施例中虽以利用激光50的方法对蚀刻方法进行了说明，但也可以利用化学腐蚀方法(蚀刻)，在要形成导电体11的部分包覆光刻胶，去除形成导电体11部位以外的部分，以提高生产效率。如图所示，也可以利用激光50去除形成导电体11之外的部分。
另外，可通过调节蚀刻间距来调节导电体11之间的间距(Pitch)。如果利用激光进行蚀刻，可根据激光的入射角度形成截面呈四角形的导电体11，导电体截面也可呈梯形、平行四边形、三角形，并且可以利用多条激光50迅速蚀刻更宽的范围。
如图4或图5所示，利用本发明的粘合剂层叠金属薄板的半导体检测板制造方法中层叠阶段先通过涂覆粘合剂而形成粘合层，然后进行层叠。
具体而言，层叠阶段S3的粘合剂涂布工序如图4中的401所示，在位于二级薄板61 —面的导电体11的上面涂覆粘合剂10，形成粘合层3，进一步说明，如图4