点焊至在半导体封装件上的半导体接合区的含金的晶片接合片状预制体和相应的制造方法
【专利说明】
【背景技术】
[0001]本公开涉及将半导体芯片晶片接合(die bond)至陶瓷或金属，更具体地，涉及利用金晶片接合片状预制体将半导体芯片晶片接合至半导体封装件。
[0002]将半导体芯片晶片接合至封装件或座(header)通常涉及利用金合金对半导体封装件进行金属化并将晶片接合至基板。对于功率器件(例如，需要高质量晶片接合以从封装件散热并且在一些情况下在晶片的底部和晶片接合区域之间提供低阻抗界面的功率器件)，晶片接合极其重要。
[0003]对于封装件制造商，在半导体封装件上所镀的金的量是封装件成本的重要因素。封装件上金层的厚度必须足够提供用于晶片附接工艺的牢固接合表面。此外，当制造晶片时同一制造商晶片类型的变化影响晶片接合。
[0004]因此，应当认识到的是，高度期望的是在仍旧保持相当水平的性能的同时比传统封装件需要更少金的封装件。
[0005]此外，还高度期望的是能够容易地调整晶片接合区域处金的厚度以适应晶片类型和其他特征的变化的封装件。
[0006]通过引用并入
[0007]通过引用将发明人为Jech David和Kothandapani Ramesh、申请人为WilliamsAdvanced Materials Inc.、国际申请号为 PCT/US2007/080552 的 WIPO 专利公布 WO200804577并入本文。
【发明内容】
[0008]根据本公开的一个方面，在封装件上形成晶片接合区的方法包括:形成晶片接合片状预制体；将该晶片接合片状预制体放置在半导体封装件的晶片接合区域上；以及在一个以上的位置处将晶片接合片状预制体定位接合至半导体封装件。
[0009]根据本公开，进一步地，使用金锡晶片接合片状预制体。
[0010]根据本公开，进一步地，金锡晶片接合片状预制体大约0.0005英寸(13 μm)厚。
[0011]根据本公开，进一步地，通过电阻焊接借助于具有仅一个主电流峰的焊接电流波形的电流来将预制体定位接合至封装件。
[0012]根据另一方面，在半导体封装件上形成半导体接合区的方法包括如下步骤:形成具有宽度、长度和实质均匀厚度的含金的晶片接合片状预制体；将晶片接合片状预制体放置在半导体封装件上的晶片接合区域上；以及在两个间隔的点处将晶片接合片状预制体焊接至封装件的晶片接合区域，所述两个间隔的点的总面积大大小于片状预制体的面积。
[0013]晶片接合片状预制体可含有金和锡。晶片接合片状预制体可为约0.0005英寸厚。可将晶片接合片状预制体乳制为0.0005英寸的最终厚度。可利用具有仅一个主电流峰的焊接电流波形通过电流电阻焊接将晶片接合片状预制体焊接至封装件的晶片接合区域。将晶片接合片状预制体焊接至封装件的晶片接合区域包括:使用具有非常小的接触区域(约0.3mm至0.5mm)的工作电极。所述方法可进一步包括:将晶片放置在晶片接合片状预制体上；以及通过至少部分地熔化晶片接合片状预制体而将所述晶片附接至封装件的晶片接合区域。晶片接合片状预制体可以略微大于晶片的覆盖区。焊点的总面积可约为0.4_至0.7mm0
[0014]根据另一方面，半导体封装件包括:铜钨底座，其具有晶片接合区；以及含有金和锡的晶片接合片，其在彼此间隔的至少两个位置处焊接至底座的晶片接合区。
[0015]晶片接合片可以为具有约0.0005英寸厚度的预制体。晶片接合片可点焊至底座的晶片接合区。所述至少两个位置可包括具有约6.20mmX2.39mm的面积的焊点。
[0016]根据又一方面，半导体封装件通过如下步骤形成:形成具有宽度、长度和实质均匀厚度的含金的晶片接合片状预制体；将晶片接合片状预制体放置在半导体封装件上的晶片接合区域上；在两个间隔的点处将晶片接合预制体焊接至封装件的晶片接合区域，所述两个间隔的点的总面积大大小于片状预制体的面积。
[0017]晶片接合片状预制体可为约0.0005英寸厚。可将晶片接合片状预制体乳制为最终厚度。可利用具有仅一个主电流峰的焊接电流波形通过电流电阻焊接将晶片接合片状预制体焊接至晶片接合区域。可将晶片接合片状预制体点焊至晶片接合区域。所述至少两个点可包括具有约0.4mm至0.7mm的面积的焊点。
【附图说明】
[0018]参照附图对本公开进行描述，其中:
[0019]图1是根据本公开的具有金晶片接合预制体的准备好接收半导体芯片或晶片的示例封装件的顶视图；
[0020]图2是图1的陶瓷封装件和将金晶片接合条点焊至陶瓷封装件的方法的电学示意的组合截面图；
[0021]图3是图1的陶瓷封装件的顶视图，其中半导体芯片或晶片接合至该陶瓷封装件；
[0022]图4是准备好接收半导体芯片或晶片的第二示例封装件的顶视图，其中金锡预制体在恰当位置；和
[0023]图5是准备好接收半导体芯片或晶片的第三示例封装件的顶视图，其中金锡预制体在恰当位置。
[0024]在整个附图中相应的参考标记指示相应的部分。附图中的元素不必按比例绘制，以更好地示出本公开的特征。这里示出的示例示出了本公开的一个实施例，而不应当解释为以任何方式对本公开的范围进行限制。
【具体实施方式】
[0025]参考图1，本公开的一个示例性实施例10包括双芯片封装件12，其具有附接至晶片接合区域16的矩形的金或金合金(诸如AuSn和AuGe)的晶片接合片状预制体14。晶片接合片状预制体14通过定位焊点18固定，其中针对每个晶片接合片状预制体14设置两个间隔的焊点。尽管示出的是两个间隔的焊点，但是应当认识到的是，根据应用，可以使用更多或更少的焊点。然而，在大多数应用中，如所示的两个间隔的焊点是优选的。每个晶片接合片状预制体14是将要在后续步骤中用来将晶片接合至封装件12的接合体。
[0026]所示的封装件12 (有时称作座)具有用于安装两个晶片的位置。其他封装件或座具有用于安装仅单个半导体晶片或两个以上晶片的位置。这种单个或多个位置的座在不同场合相等地用在本公开中。
[0027]示例性封装件或座12是铜钨混合体，在座中常用来提供导电性、导热性和耐热性。封装件12具有水平构件20，其跨越封装件12的宽度并且与陶瓷上的导电区域22和24电连接。两个上部引线26和28电连接且热连接至封装件上的导电区域30和32。导电区域30和32包括晶片接合区域16。两个下部引线34和36电连接且热连接至导电区域38和40。
[0028]本公开的一个示例性应用是将氮化镓半导体晶片安装至铜钨封装件12。在将金锡混合体用作接合材料(例如，金锡预制体)的情况下，更好地将氮化镓接合至铜钨合金。
[0029]金锡晶片接合片状预制体的厚度应当足够用于可靠地将半导体晶片晶片接合至封装件12。例如，优选的厚度为大约0.0005英寸(13μπι)。金锡晶片接合片状预制体的尺寸与晶片的尺寸大约相同或者通常仅略微大于要安装的晶片的底部，从而最小化用金量。
[0030]与传统技术(包括向更大区域镀金的技术)相比，根据本公开，将晶片安装在封装件上而使用的金量更少。此外，与电镀工艺相比，本公开用时更少且成本更低。相应地，取消电镀工艺降低了成本。根据本公开描述的工艺可以用于未镀金或仅非常薄地镀金的座和封装件。金锡片状预制体的使用在利用最少量的金的情况下提供了可靠的晶片接合。
[0031]现在转至图2，通过定位焊点18将预制体14附接至封装件12。将认识到的是，定位焊点18应当足够牢固以在将晶片附接至封装件之前保持金锡晶片接合片状预制体14附接至封装件12。利用具有焊接电极46 (在图2中示意性地示出仅一个)、电源48和工件接触部50的定位焊机来形成定位焊点18。工件接触部50压到适当的引线26或2