半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
【背景技术】
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。
[0003]为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了一种全包围栅纳米线晶体管；所述全包围栅纳米线晶体管在减小晶体管尺寸的同时，能够克服短沟道效应，抑制漏电流的产生。现有技术的一种形成全包围栅纳米线(Gate All Around Nanowire)晶体管的方法，包括:
[0004]提供衬底，所述衬底为绝缘体上硅(SOI)衬底，所述衬底包括:基底、位于基底表面的绝缘层、以及位于绝缘层表面的硅层；在所述硅层和绝缘层内形成暴露出基底的若干平行排列的开口 ；去除相邻开口之间的绝缘层，形成悬空于基底上方的纳米线，且所述纳米线两端由未形成开口的硅层支撑。在去除相邻开口之间的绝缘层之后，还能够进行热退火，以使所述纳米线的剖面为圆形，以减少尖端放电问题。
[0005]在形成纳米线后，在所述纳米线的部分表面形成包围所述纳米线的栅极结构，所述栅极结构包括:包围于所述纳米线表面的栅介质层、以及位于所述栅介质层表面形成栅电极层。在形成栅极结构之后，在所述栅极结构两侧形成源区和漏区。
[0006]然而，现有技术所形成的纳米线形貌不良，导致所形成的全包围栅纳米线晶体管的形成性能不良。
【发明内容】
[0007]本发明解决的问题是提供一种半导体器件的形成方法，改善所形成的纳米线的形貌和均一性，提高所形成的半导体器件的性能。
[0008]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供衬底，所述衬底具有第一区域，所述衬底表面具有牺牲层，所述牺牲层表面具有半导体层；在第一区域的半导体层和牺牲层内形成至少三个相邻的第一沟槽，所述第一沟槽暴露出衬底表面，第一沟槽之间的半导体层形成至少两根平行排列的纳米线，相邻纳米线之间距离相同，所述纳米线包括器件纳米线和伪纳米线；去除纳米线底部的牺牲层，使所述纳米线悬空于衬底上方；在去除第一区域的牺牲层之后，进行第一次退火工艺，使所述纳米线的横截面呈圆形；在第一次退火工艺之后，去除伪纳米线。
[0009]可选的，所述衬底还包括第二区域；在第一区域去除伪纳米线时，在第二区域的半导体层、牺牲层和衬底内形成第二沟槽；在所述第二沟槽内形成隔离结构。
[0010]可选的，所述去除伪纳米线、以及形成第二沟槽的工艺包括:在第一区域的衬底和纳米线上、以及第二区域的半导体层上形成第二掩膜层，所述第二掩膜层暴露出伪纳米线、位于伪纳米线底部的衬底、以及第二沟槽的对应位置；以所述第二掩膜层为掩膜，刻蚀所述伪纳米线、以及第二区域暴露出的半导体层、牺牲层和衬底，形成第二沟槽；在形成第二沟槽之后，去除第二掩膜层。
[0011]可选的，在刻蚀形成第二沟槽时，刻蚀伪纳米线底部的衬底，在第一区域的衬底内形成第三沟槽。
[0012]可选的，还包括:在第二沟槽内、第三沟槽内和衬底表面形成介质层，第一区域的介质层暴露出器件纳米线，且第一区域的介质层表面低于所述器件纳米线，使所述器件纳米线悬空于所述介质层上方。
[0013]可选的，所述介质层的形成工艺包括:在第二沟槽内、第三沟槽内、衬底表面以及半导体层上形成介质膜；平坦化所述介质膜，直至暴露出第二区域的半导体层表面，在第二沟槽内、第三沟槽内、以及第一区域的衬底表面形成介质层，其中，形成于第二沟槽内的介质层形成隔离结构；在平坦化工艺之后，去除第一区域的部分介质层，使第一区域的介质层表面低于器件纳米线。
[0014]可选的，去除第一区域的部分介质层的工艺包括湿法刻蚀工艺，刻蚀液包括氢氟酸溶液。
[0015]可选的，所述第一沟槽的形成工艺包括:在半导体层表面形成第一掩膜层，所述第一掩膜层暴露与第一沟槽位置对应的半导体层表面；以所述第一掩膜层为掩膜，刻蚀所述半导体层和牺牲层，直至暴露出衬底表面为止。
[0016]可选的，在去除伪纳米线之后，去除所述第一掩膜层。
[0017]可选的，在第一次退火工艺之前，去除纳米线表面的第一掩膜层。
[0018]可选的，还包括:在去除伪纳米线之后，进行第二次退火工艺，对器件纳米线表面进行处理，使器件纳米线表面光滑。
[0019]可选的，所述第二次退火工艺的参数包括:退火气体包括氢气或氦气，温度为800摄氏度?1200摄氏度，气压为5毫托?I大气压。
[0020]可选的，所述第二次退火工艺在器件纳米线表面、暴露出的衬底表面、以及暴露出的半导体层表面形成衬垫层。
[0021]可选的，所述第一次退火工艺的参数包括:退火气体包括氢气或氦气，温度为650摄氏度?1100摄氏度，气压为5毫托?I大气压。
[0022]可选的，所述第一次退火为单步退火或多步退火。
[0023]可选的，在所述第一次退火工艺之后，还包括:在纳米线表面形成氧化层，使所述纳米线表面光滑；采用湿法刻蚀工艺去除所述氧化层。
[0024]可选的，所述半导体层的材料为硅，所述牺牲层的材料为氧化硅或硅锗。
[0025]可选的，还包括:在去除伪纳米线之后，在器件纳米线表面形成包围器件纳米线的栅极结构，所述栅极结构包括:位于器件纳米线表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅介质层和栅极层侧壁表面的侧墙；在所述栅极结构两侧的纳米线内形成源区和漏区。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]本发明的技术方案中，在半导体层和牺牲层内形成第一沟槽，相邻第一沟槽之间的半导体层形成纳米线，所述纳米线包括器件纳米线和伪纳米线。所述器件纳米线在后续工艺中用于形成半导体器件，而所述伪纳米线用于调节器件纳米线与相邻纳米线或半导体结构之间的空间距离，使相邻纳米线之间距离相同，从而在后续的第一次退火工艺中，能够使器件纳米线周围的温度分布和气氛分布均匀，从而保证了在第一次退火之后，若干纳米线的横截面形状或表面形貌均匀。在第一次退火工艺之后，去除伪纳米线，则所述器件纳米线能够用于继续形成半导体器件，且所形成的半导体器件性能改善、均一性提高。
[0028]进一步，所述衬底还包括第二区域，所述第二区域用于形成其它半导体器件，例如平面晶体管，因此，需要在第二区域的衬底内形成第二沟槽，所述第二沟槽用于隔离结构，所述隔离结构用于使相邻半导体器件的有源区隔离。而形成所述第二沟槽的同时，能够去除所述伪纳米线，以此简化工艺步骤，减少工艺成本。
[0029]进一步，在去除伪纳米线之后，进行第二次退火工艺。所述第二次退火工艺用于对器件纳米线表面进行处理，使器件纳米线的表面光滑，以保证后续在器件纳米线表面形成的半导体器件性能，避免产生漏电等现象。而且，所述第二次退火工艺还能够在器件纳米线表面形成衬垫层，所述衬垫层能够在后续工艺中，保护所述器件纳米线表面免受损伤，以保证器件纳米线的形貌良好。
[0030]进一步，在去除伪纳米线之后，在器件纳米线表面形成包围器件纳米线的栅极结构，所述栅极结构两侧的器件纳米线内形成源区和漏区，所形成的半导体器件即全包围栅纳米线晶体管，其中，由栅极结构包围的部分器件纳米线形成沟道区。
【附图说明】
[0031]图1是一种纳米线结构实施例的剖面结构示意图；
[0032]图2至图12是本发明实施例的半导体器件的形成过程的结示意图。
【具体实施方式】
[0033]如【背景技术】所述，现有技术所形成的纳米线形貌不良，导致所形成的全包围栅纳米线晶体管的形成性能不良。
[0034]经过研究发现，请参考图1，图1是一种纳米线结构实施例的剖面结构示意图，包括:衬底100，悬空于衬底100上方、且平行排列的若干纳米线101，所述纳米线101两端具有位于衬底100表面的支撑部，使纳米线100能够悬空于衬底100上。在形成栅极结构之前，需要对所述纳米线101进行退火处理，使所述纳米线101的剖面呈圆形。
[0035]然而，根据器件设计的需求，各纳米线101与周围器件之间的空间距离不相同，例如,纳米线1la与纳米线1lb之