半导体器件的利记博彩app
【技术领域】
[0001]本发明构思的一些示例实施方式涉及半导体器件以及制造该半导体器件的方法。
【背景技术】
[0002]作为一种用于提高半导体器件的密度的按比例缩小技术，已经提出了一种多栅极晶体管。多栅极晶体管包括形成在衬底上的鳍形硅主体和形成在硅主体的表面上的栅极。
[0003]因为多栅极晶体管使用三维(3D)沟道，所以多栅极晶体管能够更容易地被按比例缩小。此外，能够改善电流控制能力而不需要增加多栅极晶体管的栅极长度。而且，可以有效地抑制短沟道效应(SCE)，在短沟道效应中沟道区的电势受漏极电压影响。
【发明内容】
[0004]本发明构思的一些示例实施方式提供一种半导体器件，在该半导体器件中多沟道有源图案(mult1-channel active pattern)的一部分被制作得比场绝缘层和/或鳍间隔物进一步向上突出，以增加形成在多沟道有源图案的突出部分上的源/漏区的体积，从而改善元件特性。
[0005]本发明构思的其它示例实施方式提供一种制造半导体器件的方法。
[0006]然而，本发明构思的示例实施方式不限于这里阐述的示例实施方式。对于本发明构思所属的领域内的普通技术人员而言，通过参照以下给出的详细描述，本发明构思的示例实施方式的以上和其它的方面将变得更加明显。
[0007]根据本发明构思的示例实施方式，一种半导体器件包括:第一多沟道有源图案，由场绝缘层限定并沿着第一方向延伸，第一多沟道有源图案包括第一部分以及在第一部分的两侧的第二部分，第一部分具有在向上方向上比场绝缘层的顶表面进一步突出的顶表面，第二部分具有在向上方向上比场绝缘层的顶表面进一步突出且在向上方向上比第一部分的顶表面突出得少的顶表面，第二部分具有连续轮廓的侧壁；栅电极，在第一多沟道有源图案的第一部分上，该栅电极沿着不同于第一方向的第二方向延伸；以及第一源/漏区，在第一多沟道有源图案的第二部分上并接触场绝缘层。
[0008]第一源/漏区可以形成于在向上方向上比场绝缘层的顶表面进一步突出的第二部分的顶表面和侧壁上。在向上方向上比场绝缘层的顶表面进一步突出的第二部分的全部可以直接接触第一源/漏区。第一源/漏区可以接触场绝缘层的顶表面。
[0009]半导体器件还可以包括鳍间隔物，该鳍间隔物位于在向上方向上比场绝缘层的顶表面进一步突出的第二部分的侧壁的一部分上。第二部分的一部分可以在向上方向上比鳍间隔物进一步突出。每个鳍间隔物可以包括与第二部分相邻的内侧表面和面对内侧表面的外侧表面，第一源/漏区可以沿着每个鳍间隔物的外侧表面接触每个鳍间隔物。第一源/漏区可以接触场绝缘层的顶表面。
[0010]该半导体器件还可以包括:第二多沟道有源图案，与第一多沟道有源图案相邻并沿着第一方向延伸，第二多沟道有源图案包括第三部分和在第三部分的两侧的第四部分，第三部分具有在向上方向上比场绝缘层的顶表面进一步突出的顶表面，第四部分具有在向上方向上比场绝缘层的顶表面进一步突出并且在向上方向上比第三部分的顶表面突出得少的顶表面；以及第二源/漏区，在第二多沟道有源图案的第四部分上并接触场绝缘层，其中栅电极可以形成在第三部分上，第二源/漏区可以形成在栅电极的两侧。第二源/漏区可以接触第一源/漏区。第一源/漏区和第二源/漏区的每个可以接触场绝缘层的顶表面。
[0011]从场绝缘层的顶表面到第一部分的顶表面的高度可以是第一高度，从场绝缘层的顶表面到第二部分的顶表面的高度可以是第二高度，第一高度可以大于第二高度。第一源/漏区的外周边表面可以具有菱形形状、圆形形状和矩形形状中的至少一种。第一多沟道有源图案可以是鳍型有源图案。
[0012]根据本发明构思的另一示例实施方式，一种半导体器件包括:多沟道有源图案，由场绝缘层限定并沿着第一方向延伸，该多沟道有源图案包括第一部分和在第一部分的两侧的第二部分，第一部分具有在向上方向上比场绝缘层的顶表面进一步突出的顶表面，第二部分在向上方向上比场绝缘层的顶表面进一步突出并在向上方向上比第一部分的顶表面突出得少；栅电极，在该多沟道有源图案的第一部分上的，栅电极沿着不同于第一方向的第二方向延伸；鳍间隔物，位于在向上方向上比场绝缘层的顶表面进一步突出的第二部分的侧壁的一部分上；以及源/漏区，覆盖鳍间隔物的至少部分并接触在向上方向上比鳍间隔物进一步突出的第二部分的顶表面和侧壁。
[0013]源/漏区可以部分地覆盖鳍间隔物。每个鳍间隔物可以包括与在向上方向上比场绝缘层的顶表面进一步突出的第二部分相邻的内侧表面以及面对内侧表面的外侧表面，鳍间隔物的外侧表面的上部接触源/漏区，并且鳍间隔物的外侧表面的下部不接触源/漏区。源/漏区可以接触场绝缘层。
[0014]根据本发明构思的另一示例实施方式，一种半导体器件包括:在衬底上的场绝缘层；第一多沟道有源图案，由场绝缘层限定并沿着第一方向延伸，该第一多沟道有源图案包括第一部分和在第一部分两侧的第二部分，第一部分具有在向上方向上比场绝缘层的顶表面进一步突出的顶表面，第二部分在向上方向上比场绝缘层的顶表面进一步突出且在向上方向上比第一部分的顶表面突出得少，第二部分具有连续轮廓的侧壁；第一栅电极，在第一多沟道有源图案的第一部分上，第一栅电极沿着不同于第一方向的第二方向延伸；第一源/漏区，围绕在向上方向上比场绝缘层的顶表面进一步突出的第二部分；第二多沟道有源图案，由场绝缘层限定并沿着第三方向延伸，第二多沟道有源图案包括第三部分和在第三部分两侧的第四部分，第三部分具有在向上方向上比场绝缘层的顶表面进一步突出的顶表面，第四部分具有在向上方向上比场绝缘层的顶表面进一步突出并在向上方向上比第三部分的顶表面突出得少的顶表面；第二栅电极，在第二多沟道有源图案的第三部分上，第二栅电极沿着不同于第三方向的第四方向延伸；鳍间隔物，在向上方向上比场绝缘层的顶表面进一步突出的第四部分的侧壁的一部分上；以及第二源/漏区，接触比鳍间隔物进一步突出的第四部分的顶表面和侧壁。
[0015]第二源/漏区可以覆盖鳍间隔物的至少一部分。
【附图说明】
[0016]通过参照附图详细描述本发明构思的示例实施方式，本发明构思的以上和其它的方面及特征将变得更加明显，附图中:
[0017]图1是根据本发明构思的第一示例实施方式的半导体器件的透视图；
[0018]图2、图3和图4分别是沿图1的线A-A、B_B和C-C截取的半导体器件的截面图；
[0019]图5A-图5B是分别示出图1和现有技术的半导体器件的效应的视图；
[0020]图6至图7B是根据本发明构思的第一示例实施方式的半导体器件的变形示例的截面图；
[0021]图8是根据本发明构思的第二示例实施方式的半导体器件的透视图；
[0022]图9是沿图8的线C-C截取的截面图；
[0023]图10是根据本发明构思的第三示例实施方式的半导体器件的透视图；
[0024]图11是沿图10的线C-C截取的截面图；
[0025]图12是根据本发明构思的第四示例实施方式的半导体器件的透视图；
[0026]图13是沿图12的线C-C截取的截面图；
[0027]图14是根据本发明构思的第五示例实施方式的半导体器件的透视图；
[0028]图15是沿图14的线Bl-Bl和B2-B2截取的截面图；
[0029]图16是沿图14的线C-C截取的截面图；
[0030]图17是根据本发明构思的第六示例实施方式的半导体器件的截面图；
[0031]图18是根据本发明构思的第七示例实施方式的半导体器件的截面图；
[0032]图19是根据本发明构思的第八示例实施方式的半导体器件的截面图；
[0033]图20是根据本发明构思的第九示例实施方式的半导体器件的透视图；
[0034]图21A和图21B是沿图20的线A_A、B_B、C-C和D-D截取的截面图；
[0035]图22是根据本发明构思的第十示例实施方式的半导体器件的透视图；
[0036]图23A和图23B是沿图22的线A_A、B_B、C-C和D-D截取的截面图；
[0037]图24是根据本发明构思的第十一示例实施方式的半导体器件的透视图；
[0038]图25A和图25B是沿图24的线A_A、B_B、C-C和D-D截取的截面图；
[0039]图26是根据本发明构思的第十二示例实施方式的半导体器件的透视图；
[0040]图27A和图27B是沿图26的线A_A、B_B、C-C和D-D截取的截面图；
[0041]图28是根据本发明构思的第十三示例实施方式的半导体器件的透视图；
[0042]图29是沿图28的线C-C和D-D截取的截面图；
[0043]图30是沿图28的线E-E截取的截面图；
[0044]图31是根据本发明构思的第十四示例实施方式的半导体器件的截面图；
[0045]图32是根据本发明构思的第十五示例实施方式的半导体器件的透视图；
[0046]图33A和图33B是沿图32的线A_A、B_B、C-C和D-D截取的截面图；
[0047]图34是根据本发明构思的第十六示例实施方式的半导体器件的截面图；
[0048]图35是根据本发明构思的第十七示例实施方式的半导体器件的透视图；
[0049]图36A和图36B是沿图35的线A_A、B_B、C-C和D-D截取的截面图；
[0050]图37是根据本发明构思的第十八示例实施方式的半导体器件的透视图；
[0051]图38A和图38B是沿图37的线A_A、B_B、C-C和D-D截取的截面图；
[0052]图39至图49是示出根据本发明构思的示例实施方式的制造半导体器件的方法的步骤的视图；
[0053]图50和图51是示出根据本发明构思的另一示例实施方式的制造半导体器件的方法的步骤的视图；
[0054]图52是包括根据本发明构思的一些示例实施方式的半导体器件的电子系统的方框图；以及
[0055]图53和图54是示出根据本发明构思的一些示例实施方式的半导体器件能够被应用到其的半导体系统的示例的图示。
【具体实施方式】
[0056]现在在下文将参照附图更全面地描述本发明构思，附图中示出了本发明构思的一些示例实施方式。然而，本发明构思的实施方式可以以不同形式实施且不应被理解为限于在此阐述的实施方式。而是，提供这些实施方式使得本公开将透彻和完整，并且将向本领域的技术人员全面传达本发明构思的范围。相同的附图标记在整个说明书中表示相同的部件。在图中，为了清晰，夸大了层和区域的厚度。
[0057]将理解，当元件或层被称为“连接到”或“联接到”另一元件或层时，它可以直接连接到或联接到另一元件或层，或者可以存在居间元件或层。相反，当一元件被称为“直接连接到”或“直接联接到”另一元件或层时，则没有居间元件或层存在。相同的附图标记始终指代相同的元件。在此使用时，术语“和/或”包括一个或多个相关列举项目的任意和所有组合。
[0058]还将理解，当一层被称为在另一层或衬底“上”时，它可以直接在所述另一层或衬底上，或者也可以存在居间层。相反，当一元件被称为“直接在”另一元件“上”时，则不存在居间元件。
[0059]将理解，虽然术语第一、第二等可以在此使用以描述不同的元件，但是这些元件不应受到这些术语限制。这些术语仅用于区分一个元件与另一元件。因而，例如，以下讨论的第一元件、第一部件或第一部分可以被称为第二元件、第二部件或第二部分，而不脱离本发明构思的教导。
[0060]在描述本发明构思的文本中(尤其是在权利要求的文本中)使用的术语“一”和“所述”以及类似参考将被理解为涵盖单数和复数二者，除非在此另有表示或者与上下文明显冲突。术语“包含”、“具有”、“包括”将被理解为开放式术语(即，指的是“包括但不限于”)，除非另外说明。
[0061]除非另外地定义，在此使用的所有技术和科学术语具有与本发明构思所属的领域中的普通技术人员通常理解的相同含义。注意到，在此提供的任何和所有示例或示例术语的使用仅旨在更好地说明本发明构思，而不是对本发明构思的范围的限制，除非另作说明。此外，除非另外地限定，在通常使用的字典中定义的所有术语不能被过度地解释。
[0062]现在将参照图1至图4描述根据本发明构思的第一示例实施方式的半导体器件。
[0063]图1是根据本发明构思的第一示例实施方式的半导体器件I的透视图。图2、图3和图4分别是沿图1的线A-A、B-B和C-C截取的半导体器件I的截面图。为了便于描述，在图1中没有示出层间绝缘膜150。
[0064]参照图1至图4，根据本发明构思的第一示例实施方式的半导体器件I可以包括衬底100、场绝缘层103、第一多沟道有源图案105、第一栅电极120、第一栅间隔物130、第一源/漏区140和层间绝缘膜150。
[0065]衬底100可以是例如块体硅衬底或绝缘体上硅(SOI)衬底。另外地，衬底100可以是硅衬底，或可以是由其它材料诸如硅锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓形成的衬底。可选地，衬底100可以由基底衬底和形成在基底衬底上的外延层组成。
[0066]第一多沟道有源图案105可以从衬底100突出。场绝缘层103可以部分地覆盖第一多沟道有源图案105的侧表面。因此，第一多沟道有源图案105可以比形成在衬底100上的场绝缘层103进一步向上突出。第一多沟道有源图案105由场绝缘层103限定。
[0067]第一多沟道有源图案105可以沿第一方向Xl延伸。第一多沟道有源图案105包括第一部分105a和第二部分105b。在第一方向Xl上，第一多沟道有源图案105的第二部分105b设置在第一多沟道有源图案105的第一部分105a的两侧。
[0068]第一多沟道有源图案105的第二部分105b的顶表面105b_l和第一多沟道有源图案105的第一部分105a的顶表面105a-l比场绝缘层103的顶表面103u进一步向上突出。也就是，第一多沟道有源图案105的第一部分105a和第一多沟道有源图案105的第二部分105b比场绝缘层103进一步向上突出。
[0069]第一多沟道有源图案105的第二部分105b比第一多沟道有源图案105的第一部分105a更凹进。换言之，第一多沟道有源图案105的第二部分105b的顶表面105b_l比第一多沟道有源图案105的第一部分105a的顶表面105a-l更靠近场绝缘层103的顶表面103u定位。假设从场绝缘层103的顶表面103u到第一多沟道有源图案105的第一部分105a的顶表面105a-l的高度是第一高度hi并且从场绝缘层103的顶表面103u到第一多沟道有源图案105的第二部分105b的顶表面105b-l的高度是第二高度h2，则第一高度hi大于第二高度h2。
[0070]为了便于描述，场绝缘层103的顶表面