折段长度所决定，而所述第二距离(d2 )是由所述第三耦合线7 (L型耦合残段)的开路端72至所述第一耦合线5的间距所决定。
[0023]如图2，所述中心导体4及接地面81、82是个别用以实现串联电感与并联电容；在中心导体4与第二耦合线6之间的串联缝隙44与输入/输出部2、3可以分别等效于串联电感LI与L2 ;在中心导体4外的第一耦合线5、L型的第三耦合线7及接地面的开路端残段84可以分别等效于并联电感L3与并联电容Cl。L3与Cl的串联共振能产生接近通带边缘的传输零点，因而可提升该滤波器的止带抑制。
[0024]如图1和2，本发明实施例提供的共平面低通滤波器1，可由改变所述L型耦合残段(第三耦合线7)的间隙(Si )与所述中心导体4的第一距离(dl )与第二距离(d2 )等二参数来个别调整衰减特性及3-dB的截止频率。可由全波电磁模拟(EM simulat1n)来分析各参数与衰减特性及3-dB截止频率之间的关系。具体测试分析如下:当所述中心导体4之长度定为1000 μπι时，L型耦合残段的间隙(Si )减低会产生更多的耦合使电容Cl提升，因而，有限频率传输零点会快速下降且3-dB截止频率也会微降；当间隙(Si )为130 μπι、155 μπι及180 μπι时，其传输零点分别在36GHz、38GHz及39GHz。由于传输零点是由L3与Cl的串联共振产生，使得所述通带边缘的频率裙部相当陡峭。此特征对于许多无线射频(RF)的传送器与接收器，在抑制虚频率及加强止带衰减的特性上相当有用。
[0025]以下探讨本发明实施例提供的共平面低通滤波器I在不同第一距离dl或第二距离d2下的3-dB截止频率。当dl距离定为200 μπι且d 2距离增加时，串联电感LI与并联L3增加使得3-dB截止频率下降。当d2距离为80 μ m、130 μ m、180 μ m及230 μ m时，其
3-dB截止频率分别是33GHz、31GHz、29.4GHz及27.9GHz ;同样，当d2之距离定为130 μπι且dl距离增加时，串联电感L1、并联电容Cl与并联L3同时增加使得3-dB截止频率快速下降。当d I距离为15(^111、20(^111、25(^111及30(^111时，其3-(^截止频率分别是346取、31GHz、28.6.4GHz 及 26.5GHz。
[0026]具体的，所述共平面低通滤波器I设在相对介电常数(er) 11.9、厚度为540 μπι且电阻率(P)为10k Ω-cm的P型高阻值硅基板上，所述讯号输入端口 2与所述讯号输出端口 3的特性阻抗值为50 Ω，中心导体4的宽度S为60 μ m，输入端与接地面的槽缝距离W为35 μ m，s I的距离为130ym，d I的距离200 ym，d2的距离为130 μ m ;此夕卜，等效电路元素值可经由曲线拟合测得为:L1 =0.3 nH，L2 =0.08 nH，L3 =0.28 nH，Cl =0.07 pF。以HP8510C网络分析仪对所述实施例的共平面低通滤波器I测试，可得所述共平面低通滤波器I的面积为1000 μ mX 1300 μ m，在31GHz接近λ g/4X λ g/3 ( λ g是中心频率的导波长度)。因此，在相同特性下，依据本发明构成的共平面低通滤波器I比现有的共平面低通滤波器的尺寸有较大幅度的降低，使得其结构微小化，符合行业发展趋势。
[0027]本发明提供的共平面低通滤波器I频率响应的仿真与实际测量数据表明，实际量测结果显示截止频率31GHz，通带透射的散射参数(S21 )为-0.5±0.3 dB，反射的散射参数(S 11 )为-15 dB。另外，可以得知在36GHz的传输零点有-25 dB的衰减，显示具有4.56 dB/GHz的衰减斜度，对于止带特性有高灵敏度。通带插入损耗与3-dB截止频率的量测结果与由全波电磁模拟(EM simulat1n)模拟的结果相接近。可得证设在高阻值硅基板上的本发明共平面低通滤波器I可降低基板泄漏损失及抑制基板噪声。
[0028]另外，测量与模拟的群速延迟(group delay)介于0.02-00.6 ns之间变化，且在整个通带的最大值为0.06ns，显示出本发明的共平面低通滤波器I的反射信号用的群速延迟良好且稳定。
[0029]综上所述，本发明提供的共平面低通滤波器通过上述结构可以达到简单结构、插入损失低、衰减率高等有益效果。
[0030]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种共平面低通滤波器，其特征在于，包括基板，其具有一第一表面，所述第一表面上设有相对隔开的一讯号输入端口及一讯号输出端口； 一中心导体，其设于所述基板的第一表面上，并位于所述讯号输出端口与所述讯号输入端口之间，所述中心导体包含与所述讯号输入端口电性连接的一第一端、与所述讯号输出端口电性连接的一第二端及一中央部； 二接地面，其设于所述基板的第一表面上，且分别位于所述中心导体的上下两侧，各接地面在对应所述中心导体的中央部处设有一凹槽； 一第一耦合线，延伸通过所述中心导体的中央部且与所述中心导体呈垂直交叉，所述第一耦合线位于所述二接地面之间，并具有二开路端，所述二开路端分别伸入所述二接地面的凹槽内； 二个第二耦合线，平行隔开设置，且相对的位于所述中心导体上下两侧，所述二个第二耦合线位于所述二接地面之间且与所述第一耦合线呈垂直交叉，每个第二耦合线与所述中心导体之间形成一缝隙； 四个第三耦合线，均具有与中心导体电性连接的一馈入端及一开路端，各第三耦合线的开路端与所述第一耦合线具有一间隙，可改变所述间隙的距离来调整所述共平面低通滤波器的衰减特性与3-dB截止频率； 所述中心导体上具有一第一距离参数及一第二距离参数，所述第一距离由所述第三耦合线的横向弯折段长度决定，所述第二距离由所述第三耦合线的开路端至所述第一耦合线之间距决定；通过改变所述第一距离与所述第二距离可以调整所述共平面低通滤波器的衰减特性与3-dB截止频率。2.如权利要求1所述的共平面低通滤波器，其特征在于:所述基板为悬浮基板、陶瓷基板、玻璃基板、玻璃纤维基板、碳氢化合物陶瓷基板、高温共烧陶瓷、低温共烧陶瓷、铁弗龙基板、铁弗龙玻璃纤维基板、铁弗龙陶瓷基板、硅基板、硅锗基板或砷化镓基板。3.如权利要求1或2所述的共平面低通滤波器，其特征在于:所述基板采用电阻率为10k Ω -cm的高阻值硅基板。4.如权利要求1所述的共平面低通滤波器，其特征在于:各接地面在对应讯号输入端口与讯号输出端口处分别设有一开路端残段。5.如权利要求4所述的共平面低通滤波器，其特征在于:所述讯号输入端口和讯号输出端口的特性阻抗值为50 Ω。6.如权利要求1所述的共平面低通滤波器，其特征在于:各个第三耦合线均呈L型的耦合残段。7.如权利要求1或6所述的共平面低通滤波器，其特征在于:其中二个第三耦合线分别位于所述中心导体的第一端上下两侧，另两个第三耦合线分别位于所述中心导体的第二端上下两侧；各个第三耦合线的开路端朝向第一耦合线且与第一耦合线之间形成所述间隙。
【专利摘要】本发明涉及一种共平面低通滤波器，包括基板，其具有第一表面，第一表面上设有相对隔开的讯号输入端口及讯号输出端口；中心导体，包含与讯号输入端口电性连接的第一端、与讯号输出端口电性连接的第二端及中央部；二接地面，各接地面在对应中心导体的中央部处设有一凹槽；第一耦合线，具有二开路端，二开路端分别伸入二接地面的凹槽内；二第二耦合线，每个第二耦合线与中心导体之间形成一缝隙；四个第三耦合线，均具有馈入端及开路端，各第三耦合线的开路端与第一耦合线具有一间隙，可改变间隙的距离以及第一距离与第二距离来调整共平面低通滤波器的衰减特性与3-dB截止频率。所述共平面低通滤波器通过上述结构可以达到简单结构、插入损失低、衰减率高等有益效果。
【IPC分类】H01P1/203
【公开号】CN104993200
【申请号】CN201510491116
【发明人】徐健, 谈赛桥
【申请人】谈赛桥
【公开日】2015年10月21日
【申请日】2015年8月12日