存储器元件及其形成方法
【技术领域】
[0001]本发明有关于存储器元件及其形成方法，且特别是有关于电阻式存储器元件及其形成方法。
【背景技术】
[0002]近年来，各种消费性电子产品逐渐流行，促使非易失性存储器需求量大增。非易失性存储器以快闪式存储器(Flash Memory)为主流。然而，随着元件尺寸持续缩小，快闪式存储器已遭遇操作电压大、操作速度慢、数据保存性差等缺点，限制快闪式存储器未来的发展。
[0003]因此，目前已有许多新式非易失性存储器材料和装置正被积极研发中。新式非易失性存储器装置例如包括磁性存储器(MRAM)、相变化存储器(PCM)、和电阻式存储器(RRAM)。其中，电阻式非易失性存储器具有功率消耗低、操作电压低、写入抹除时间短、耐久度长、存储时间长、非破坏性读取、多状态存储、装置工艺简单及可微缩性等优点。
[0004]然而，电阻式非易失性存储器的良率与效能仍需进一步提升。
【发明内容】
[0005]本发明的目的是提供一种存储器元件及形成方法，以提升电阻式非易失性存储器的良率与效能。
[0006]本发明的技术方案是提供一种存储器兀件，包括:一第一电极；一第二电极；以及一电阻层，位于该第一电极与该第二电极之间，其中该电阻层具有一结晶部分，该结晶部分的体积占该电阻层的体积的约0.2至约I之间。
[0007]本发明还提供一种一种存储器元件的形成方法，包括:于一第一电极上形成一电阻层，其中该电阻层具有一结晶部分，该结晶部分的体积占该电阻层的体积的约0.2至约I之间；以及于该电阻层上形成一第二电极。
[0008]通过本发明提供存储器元件及形成方法，可以有效提升电阻式非易失性存储器的良率和效能。
【附图说明】
[0009]图1A显示根据一些实施例的存储器元件的剖面图。
[0010]图1B显示根据一些实施例的存储器元件的剖面图。
[0011]图2显示测量根据一些实施例的存储器元件所得的电流-电压关系图。
[0012]图3显示测量存储器元件所得的电流-电压关系图。
[0013]图4显示根据一些实施例的存储器元件的剖面图。
[0014]图5显示根据一些实施例的存储器元件的电阻层的晶相示意图。
[0015]主要元件符号说明
[0016]100?存储器元件；
[0017]102 ?电极；
[0018]104?电阻层；
[0019]106 ?电极；
[0020]108 ?空缺；
[0021]109?导电细丝；
[0022]200?存储器元件；
[0023]201 ?基底；
[0024]202 ?电极；
[0025]204?电阻层；
[0026]206 ?电极；
[0027]208?非晶部分；
[0028]210?结晶部分；
[0029]212 ?晶粒。
【具体实施方式】
[0030]以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在叙述中，第一工艺与第二工艺的进行，可包括第二工艺于第一工艺之后立刻进行的实施例，亦可包括其他附加工艺于第一工艺与第二工艺之间进行的实施例。许多元件可能被任意地绘制成不同的尺寸比例。这仅是为了简化与清楚化。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。以下，叙述了实施例的一些变化。在不同的图式与实施例叙述中，相似的标号可用以标示相似的元件。
[0031]图1A和图1B显示根据本发明的实施例的存储器元件100于低电阻态(lowresistance status)与高电阻态(high resistance status)时的剖面图。在一些实施例中，存储器元件100为电阻式随机存取存储器(resistive random access memory,RRAM)元件。如图1A所示，存储器元件100包括电极102、电极106、及位于电极之间的电阻层104。
[0032]在本发明一实施例中，电阻层104的材质为介电材料，且通常是电性绝缘的。然而，电阻层104可在对其施加足够高的电压之后，变得具有导电性。例如，通过形成工艺(forming process)，可于电阻层104中形成导电细丝(filament)或导电通路。当导电细丝或导电通路朝电极延伸并连接电极102及电极106时，电阻层104的电阻值可大幅下降。接着，可施加反向电压以部分破坏所形成的导电细丝或导电通路，使电阻层104的电阻升闻。
[0033]图2显示测量根据本发明一实施例的存储器元件所得的电流-电压关系图。在一些实施例中，对存储器元件100进行形成工艺。例如，如图2及图1A所示，可对电极102及电极106施加逐渐增加的偏压。偏压可使电阻层中的负电离子(例如，氧离子及/或氮离子)趋向电极而于电阻层104中留下一连串的空缺108 (例如，氧空缺及/或氮空缺)。当偏压提升至Vf时，这些空缺106可串联成连接电极102及106的导电细丝109而形成导电路径。因此，流经电阻层104的电流可大幅提升。
[0034]如图1B所示，在本发明一实施例中，对电极106及电极102施加反向偏压可重置(reset)电阻层104而使其电阻回到高电阻态。例如，反向偏压可破坏部分的导电细丝109而使由空缺108组成的导电路径消失。因此，电阻层104的电阻值可通过电压的施加而调整，可将数据储存于其中。经由测量流经电阻层104的电流，可得知电阻层104的电阻值资讯，从而获得所需的储存数据。
[0035]如上所述，电阻层104需经历形成工艺的活化以于其中形成缺陷(例如，空缺108)之后，才能通过电压的施加来转换电阻层104的电阻状态。然而，并非所有的存储器元件的电阻层皆能在同样条件下成功活化。在一些情形中，同一片晶圆中的存储器元件无法在同一道形成工艺中成功活化。
[0036]图3显示测量存储器元件所得的电流-电压关系图。如图3所示，即使所施加的偏压已超过预期的形成电压Vf，流经电阻层的电流仍未大幅提升。这代表空缺未因形成工艺而于电极之间成功地形成导电路径。如此，将导致存储器元件的良率下降。在一些情形中，一晶圆中可能有数个存储器元件无法成功于形成工艺中活化。
[0037]导电细丝无法成功形成的原因目前尚不清楚。有可能是因为电阻层为非晶结构。因此，在形成工艺期间，非晶结构可能使电阻层中的负电离子(例如，氧离子及/或氮离子)在趋向电极的过程中受到高度碰撞。因此，空缺不容易于电阻层中产生，使导电细丝无法顺利形成。
[0038]为了增进存储器元件的良率，本发明的实施例于存储器元件的电阻层中形成结晶部分。因此，导电细丝可较容易地形成于电阻层之中。
[0039]图4显示根据本发明一实施例的存储器元件200的剖面图。在一些实施例中，于基底201的上形成电极202。基底201可包括半导体基底或其他适合基底。在一些实施例中，基底201为半导体晶圆，例如硅晶圆。在一些实施例中，电极202的材质包括金属氮化物。在一些实施例中，电极202的材质包括氮化钛(TiN)、