电子封装和将第一管芯连接到第二管芯以形成电子封装的方法
【技术领域】
[0001]本文中所描述的实施例总体上涉及电子封装和将第一管芯连接到另一个管芯以形成电子封装的方法。
【背景技术】
[0002]常规的电子封装通常由堆叠封装(PoP构造)和/或倒装芯片(FC)结合构造的一些形式构成。采用这些类型的构造布置的电子封装通常在功能上受到限制。另外，这些构造可以使得难以生产出容易与包括嵌入的管芯的电子封装(尤其是可能需要使电子封装的z高度最小化的电子封装)集成的不同类型的产品。
[0003]—些常规的电子封装通过利用PoP架构来使管芯与各种堆积层(buildup layer)封装进行组合。通常不需要PoP架构在整个PoP架构中与管芯之间的更加迂回的电路径相关联。
[0004]另一个已知的封装类型涉及管芯嵌入。与嵌入多个管芯相关联的一个难点涉及将多个嵌入的管芯对准到同一电子封装中。与将多个嵌入的管芯对准相关的难点一部分是由于与产生同一电子封装中的多个嵌入的管芯的导体图案之间所需的精密对准相关联的潜在的复杂因素。
【附图说明】
[0005]图1示出了示例性电子封装。
[0006]图2示出了图1中所示的电子封装的部分组件。
[0007]图3示出了在已经在电子封装中形成空腔之后的图2的部分组件。
[0008]图4示出了在已经将管芯附接到空腔中的导体之后的图3的部分组件。
[0009]图5示出了在已经将底部填充插入在空腔内的管芯之下之后的图4的部分组件。
[0010]图6示出了在已经从衬底去除内核以形成电子封装之后的图5的部分组件。
[0011]图7是示出将第一管芯连接到第二管芯以形成电子封装的方法的流程图。
[0012]图8示出了另一个示例性电子封装。
[0013]图9示出了图8中所示的电子封装的另一个示例性形式。
[0014]图10示出了图8中所示的电子封装的部分组件。
[0015]图11示出了在已经从衬底去除内核以形成电子封装之后的图10的部分组件。
[0016]图12示出了在已经在电子封装中形成空腔之后的图11的部分组件。
[0017]图13示出了在已经将管芯附接到空腔中的导体之后的图12的部分组件。
[0018]图14示出了在已经将底部填充插入空腔内的管芯之下之后的图13的部分组件。
[0019]图15是示出将第一管芯连接到第二管芯以形成电子封装的另一个方法的流程图。
[0020]图16是包含至少一个电子封装和/或将第一管芯连接到第二管芯以形成电子封装的方法的电子设备的方块图。
【具体实施方式】
[0021 ] 以下描述和附图充分示出了具体实施例以使本领域技术人员能够实践它们。其它实施例可以包含结构、逻辑、电气、工艺、以及其它改变。一些实施例的部分和特征可以被包括在其它实施例的部分和特征中、或替代其它实施例的部分和特征。权利要求书中阐述的实施例包含那些权利要求的所有可用等同物。
[0022]在本申请中使用的诸如“水平的”之类的取向术语是相对于与晶片或衬底的常规平面或表面平行的平面限定的，而不管晶片或衬底的取向如何。术语“垂直的”指代与如上限定的水平取向垂直的方向。诸如“在…上”、“在…侧”(如在“侧壁”中)、“高于…”、“低于…”、“在...之上”、和“在…之下”之类的介词是相对于位于晶片或衬底的顶表面上的常规平面或表面定义的，而不管晶片或衬底的取向如何。
[0023]本文中所描述的电子封装和方法可以用来改进多芯片封装(MCP)中的管芯之间的对准以及一个或多个管芯相对于电子封装的其余管芯的放置。可以通过将附加管芯与在电子封装的制备期间创建的空腔中存在的已经存在的导体图案对准来改进管芯之间的对准。
[0024]多芯片封装(MCP)中的管芯之间的改进的对准可以增强被设计为可以在一些手持/智能电话产品中使用的MCP的无芯产品。其它示例性电子封装和/或产品包括堆叠的DRAM, CPU/PCH组合。移动段的示例包括数字基带芯片的封装集成、以及可能集成的PMIC。
[0025]本文中所描述的电子封装和方法可以在MCP管芯之间提供更多的直接路径。本文中所描述的电子封装和方法也可以通过在电子封装中创建空腔并且随后(例如，通过TCB)将至少一个非嵌入式管芯附接在空腔内来将至少一个非嵌入式管芯纳入电子封装中。
[0026]本文中所描述的电子封装和方法还可以被并入到用于重视z高度并且各种芯片可以有利地组合在同一封装中的产品中的电子封装中。还可以在能够根据所需类型的电子封装来将不同类型的芯片添加到MCP的情况下开发出各种柔性制造策略。另外，可以在将附加管芯调配到MCP之前在封装级上完成嵌入式管芯路由测试。
[0027]图1示出了示例性电子封装10。电子封装10包括衬底11，衬底11包括多个堆积层12A、12B、12C。第一管芯13嵌入在堆积层中的位于衬底11的一侧15上的层12A中。
[0028]第二管芯16在衬底11的相反侧18上的空腔17内结合到衬底11。第一管芯13和第二管芯16可以电耦合到多个堆积层12A、12B、12C内的导体。包括在电子封装10中的第一管芯13和第二管芯16中的每一个的类型、大小、和构造将部分取决于电子封装10的整体所需构造和功能。
[0029]在图1中所示的示例性电子封装10中，第二管芯16可以通过热压结合来附接到堆积层的其中之一 12B内的导体。应该注意，可以通过现在已知或将来发现的任何结合方法来将第二管芯16附接到堆积层的其中之一 12B内的导体。第二管芯16结合到衬底11的方式将部分取决于与制备电子封装10相关联的成本、制造考虑和功能(除了其它因素)。
[0030]在一些示例性形式中，示例性电子封装10还可以包括:第二管芯16与包括热压结合到第二管芯16的导体的堆积层12B之间的底部填充19结合。底部填充19可以由类似环氧树脂的材料、或现在已知或者将来发现的任何其它材料形成。底部填充19所使用的材料的类型将部分取决于与制备电子封装10相关联的成本、制造考虑和功能(除了其它因素)。
[0031]图7是示出将第一管芯连接到第二管芯以形成电子封装10(见图1)的方法[700]的流程图。方法[700]包括:[710]将第一管芯13附接到内核C以及[720]在内核C上制备衬底11。衬底11包括多个堆积层12A、12B、12C。将第一管芯13嵌入在堆积层中的位于衬底11的一侧15上的层12A中(例如，见图2)。
[0032]作为示例，[710]将第一管芯13附接到内核C可以包括将第一管芯13附接到内核C中的空腔20内，以将第一管芯13嵌入在堆积层中的位于衬底11的一侧15上的层12A中。第一管芯13嵌入在衬底11中的程度将部分取决于与制备电子封装10相关联的成本、制造考虑和功能(除了其它因素)。
[0033]方法[700]还包括:[730]在堆积层中的位于衬底11的相反侧18上的另一层12C中创建空腔17 (例如，见图3)，以及[740]在空腔17内将第二管芯16附接到衬底11 (例如，见图4)。如上所述，[740]在空腔17内将第二管芯16附接到衬底11可以包括使用热压结合(或任何其它类型的结合)来附接第二管芯16。另外，可以采用任何数量的方式(例如，激光钻孔路由)来创建空腔。
[0034]可以采用为堆积层中的另一层12B中的下层导体图案提供入口的方式创建位于衬底11的与嵌入的第一管芯13相反的一侧18上的空腔17。在清洁并准备好堆积层12B中的下层导体图案的暴露的区域之后，可以通过热压结合(或任何其它类型的结合)来附接第二管芯16。
[0035]方法[700]还可以包括:[750]利用底部填充19来填充第二管芯16与衬底11之间的区域(例如，见图5)，以及[760]对电子封装10中的底部填充进行固化。适当的固化工艺可以部分基于在电子封装10中所使用的材料和部件的类型以及相关联的制造成本(除了其它因素)。
[0036]方法[700]还可以包括:[770]从第一管芯16和衬底11去除内核C(例如，见图6) ο作为示例，可以通过使用能够剥离的内核来从第一管芯16和衬底11去除内核C，尽管应该注意，可以使用任何工艺来去除内核C。
[0037]图8示出了另一个示例性电子封装80。电子封装80包括衬底81，衬底81包括多个堆积层82A、82B