半导体器件的利记博彩app
【专利说明】半导体器件
[0001]相关申请的交叉引用
[0002]将2014年3月20日提交的日本专利申请N0.2014-059016的公开内容(包括说明书，附图和摘要)整体并入本文作为参考。
技术领域
[0003]本发明涉及一种半导体器件，例如涉及一种适用于具有不同电源电压的两个电路的半导体器件的技术。
【背景技术】
[0004]半导体器件中的一个并入用于产生功率控制元件的控制信号的控制电路。在这种半导体器件中，被施加至功率控制元件的电压，即将要被控制的电源的电源电压高于控制电路的电源电压。因此，为了将控制信号输入至功率控制元件，第二控制电路可设置在控制电路和功率控制元件之间。通常，第二控制电路的电源电压等于或小于功率控制元件的电源电压，且高于控制电路的电源电压。在这种半导体器件中，需要从低电源电压的电路中分离出高电源电压的电路。
[0005]例如，日本未审专利公布N0.特开平11 (1999)-330456(专利文献I)描述了一种用于分离两个电路的分离结构的技术。
[0006]在专利文献I中，由多晶硅膜形成的浮置场板围绕有源区。此外，设置金属电极以便与多晶硅膜重叠。金属电极通过接触孔耦合至多晶硅膜。设置半绝缘膜以便覆盖金属电极。
[0007]此外，日本未审专利公布N0.2010-80891(专利文献2)以及日本未审专利公布N0.特开平4(1992)-332173(专利文献3)描述了功率MOSFET的耐压结构。在专利文献2中，场板围绕漏区。此外，设置互连线以便与场板重叠。互连线通过接触插头耦合至场板。在专利文献3中，绝缘氧化膜设置在高电位电极和基极电极之间。此外，薄膜电阻层设置在绝缘氧化膜上方。薄膜电阻层在平面图中是螺旋的，且耦合高电位电极以及基极电极。
【发明内容】
[0008]本发明人已经研宄了在具有隔离结构的区域中设置用于耦合不同电源电位的两个电路的晶体管以在不同电源电位的电路之间传输控制信号。此时，本发明人想到通过杂质区围绕晶体管以将晶体管与其它电路隔离。但是，在这种结构中，本发明人已经发现围绕晶体管的杂质区中会发生电流泄漏。本说明书和附图的描述将使其他问题和新颖特征变得显而易见。
[0009]根据一个实施例，半导体器件具有第一电路区以及具有第二电路的第二电路区。第二电路的电源电压低于第一电路的电源电压。第一电路区由隔离区围绕。隔离区具有设置在元件隔离膜上方的场板。沿第一电路区的边缘以重复方式设置场板。此外，晶体管将第二电路耦合至第一电路。围绕晶体管设置第二导电类型区。隔离区具有设置在场板上方的多个导电膜。此外，在第二导电类型区的从第一电路区侧朝向第二电路区侧延伸的部分与元件隔离膜在平面图中彼此重叠的区域中，在平面图中从第一电路区侧朝向第二电路区侧交替设置场板和导电膜。此外，在这个区域中，场板的电位以及导电膜的电位从第一电路区朝向第二电路区降低。此外，导电膜中的至少一个的电位低于平面图中在第二电路区侧与导电膜相邻的场板的电位。此外，这种导电膜覆盖第二导电类型区的至少一部分，而在第二导电类型区的延伸方向上没有间隔。
[0010]根据一个实施例，能防止第二导电类型区中的电流泄漏。
【附图说明】
[0011]图1是采用根据第一实施例的半导体器件的电设备的原理框图。
[0012]图2是示出根据第一实施例的半导体器件的构造的平面图。
[0013]图3是由图2中的虚线α围绕的区域的放大图。
[0014]图4是沿图3的线Α-Α’截取的截面图。
[0015]图5是沿图3的线Β-Β’截取的截面图。
[0016]图6是沿图3的线C-C’截取的截面图。
[0017]图7是沿图3的线D-D’截取的截面图。
[0018]图8是沿图3的线Ε-Ε’截取的截面图。
[0019]图9是沿图3的线F-F’截取的截面图。
[0020]图1OA和1B是示出HTRB(高温反向偏置)测试结果的曲线图。
[0021]图11是示出图3的变型的示意图。
[0022]图12是示出图3的变型的示意图。
[0023]图13是沿图12的线A-A’截取的截面图。
[0024]图14是沿图12的线B-B’截取的截面图。
[0025]图15是沿图12的线C-C’截取的截面图。
[0026]图16是示出图6的变型的示意图。
[0027]图17是根据第二实施例的半导体器件的构造的平面图。
[0028]图18是示出根据第三实施例的半导体器件的构造的平面图的部分放大图。
[0029]图19是沿图18的线A-A’截取的截面图。
[0030]图20是沿图18的线B-B’截取的截面图。
[0031]图21是沿图18的线C-C’截取的截面图。
[0032]图22是沿图18的线D-D’截取的截面图。
[0033]图23是沿图18的线E-E’截取的截面图。
[0034]图24是沿图18的线F-F’截取的截面图。
[0035]图25是示出根据第四实施例的半导体器件的构造的平面图。
[0036]图26是由图25中的虚线α围绕的区域的放大图。
[0037]图27是沿图26的线Α-Α’截取的截面图。
[0038]图28是沿图26的线Β_Β’截取的截面图。
[0039]图29是沿图26的线C_C’截取的截面图。
[0040]图30是沿图26的线D-D’截取的截面图。
[0041]图31是沿图26的线E-E’截取的截面图。
[0042]图32是沿图26的线F_F’截取的截面图。
[0043]图33是沿图26的线G_G’截取的截面图。
[0044]图34是由图25中的虚线β围绕的区域的放大图。
[0045]图35是沿图34的线Α_Α’截取的截面图。
【具体实施方式】
[0046]以下将参考【附图说明】实施例。在所有附图中，相同部件由相同参考数字表示，并将适当省略它们的说明。
[0047]第一实施例
[0048]图1是采用根据第一实施例的半导体器件SD的电设备的原理框图。根据本实施例的半导体器件SD是用于将控制信号施加至功率控制电路OPC的器件。功率控制电路OPC控制输入至诸如电机的负载LD的功率。
[0049]在图1中所示的示例中，功率控制电路OPC包括高压侧MOS晶体管HM以及低压侧MOS晶体管LM。高压侧MOS晶体管HM以及低压侧MOS晶体管LM例如是平面型高压MOS晶体管、垂直MOS晶体管、双极晶体管或IGBT(绝缘栅双极晶体管)。此外，虽然在图1中所示的示例中高压侧MOS晶体管HM的数量是一个，但是可设置多个高压侧MOS晶体管ΗΜ。类似地，虽然在图1中所示的示例中低压侧MOS晶体管LM的数量是一个，但是可设置多个低压侧MOS晶体管LM。
[0050]半导体器件SD包括控制电路LGC (第二电路)，电平移位电路LSC，高压驱动电路HDC(第一电路)以及低压侧驱动电路LDC。控制电路LGC是逻辑电路并产生用于根据外部输入信号控制负载LD的控制信号。这种控制信号包括用于控制低压侧驱动电路LDC的信号以及用于控制高压侧驱动电路HDC的信号。电压(第一电压)从电源VT被施加至高压侧驱动电路HDC。
[0051]低压侧驱动电路LDC的电源电压大致与控制电路LGC的电源电压相同。因此，控制电路LGC在不通过电平移位电路的情况下耦合至低压侧驱动电路LDC。另一方面，高压侧驱动电路HDC的电源电压(第一电压)大于控制电路LGC的电源电压(第二电压)。因此，控制电路LGC通过电平移位电路LSC耦合至高压侧驱动电路HDC。电平移位电路LSC包括下文说明的晶体管TR。
[0052]图2是示出根据本实施例的半导体器件SD的构造的平面图。半导体器件SD具有由保护环GDR围绕的区域内的第一电路区HSR、隔离区SPR、第二电路区LSR以及晶体管TR。
[0053]第一电路区HSR具有高压侧驱动电路HDC，且第二电路区LSR具有低压侧驱动电路LDC以及控制电路LGC。低压侧驱动电路LDC的电源电压以及控制电路LGC的电源电压(第二电压)低于第一电路区HSR的电源电压(第一电压)。
[0054]第一电路区HSR由隔离区SPR围绕。S卩，第一电路区HSR通过隔离区SPR与第二电路区LSR隔离。借此，具有不同电源电位的电路可形成在一个衬底SUB中。
[0055]在图2中所示的示例中，衬底SUB以及第一电路区HSR大致为矩形。第一电路区HSR布置为靠近衬底SUB的一个角。此外，没有其它的电路布置在第一电路区HSR的一个长边(图2中所示的示例中的上侧的边)以及一个短边(图2中所示的示例中的左侧的边)和最靠近这些边的衬底SUB的边之间。
[0056]晶体管TR位于隔离区SPR中，且将控制电路LGC耦合至高压侧驱动电路HDC。更具体地，控制电路LGC耦合至晶体管TR的栅电极GE (下文说