晶片封装体及其制造方法
【技术领域】
[0001]本发明是关于一种封装体及其制造方法，且特别是有关于一种晶片封装体及其制造方法。
【背景技术】
[0002]在各项电子产品要求多功能且外型尚须轻薄短小的需求之下，各项电子产品所对应的半导体晶片，不仅其尺寸微缩化，当中的布线密度亦随之提升，因此后续在制造半导体晶片封装体的挑战亦渐趋严峻。其中，晶圆级晶片封装是半导体晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。在半导体晶片尺寸微缩化、布线密度提高的情形之下，晶片封装体在结构设计以及其制造方法上亦渐趋复杂。因此，不仅对各项在晶片封装体制造过程中所涉及制程要求提高，导致成本增加，尚具有良率降低的风险。据此，一种还可靠、更适于量产的晶片封装体及其制造方法，是当今晶片封装工艺重要的研发方向之一O
【发明内容】
[0003]本发明提供一种晶片封装体及其制造方法，其主要封装层叠如绝缘层、重布局层以及封装层仅需制作于半导体晶片的一面。因此晶片封装体中封装层叠仅需在半导体晶片的该面进行一次，即完成位于半导体晶片的电性导通路径，具有显著地降低制作成本的特殊功效。此外，半导体晶片的另一面在不涉及上开封装层叠的制作，因此半导体晶片的另一面可以是平坦平面，据此更能增加其在光学上应用的功能性，或是其与其他晶片封装体的堆叠上的简便性。
[0004]本发明的一态样提出一种晶片封装体，包含半导体晶片、穿孔、绝缘层、重布局层以及封装层；半导体晶片具有电子元件以及导电垫，导电垫与电子元件电性连接且配置于半导体晶片的上表面；穿孔自半导体晶片的下表面朝上表面延伸并暴露出导电垫；绝缘层自下表面朝上表面延伸，部分绝缘层位于穿孔之中，其中绝缘层具有开口以暴露出导电垫；绝缘层自下表面朝上表面延伸，部分重布局层位于穿孔之中，其中重布局层通过开口与导电垫电性连接；封装层自下表面朝上表面延伸，部分封装层位于穿孔之中。
[0005]在本发明的一实施方式中，上述半导体晶片的上表面是平坦表面。
[0006]在本发明的一实施方式中，上述穿孔包含凹部以及导孔，凹部自下表面朝上表面延伸，导孔自凹部朝上表面延伸，以暴露出导电垫，其中凹部的宽度大于导孔的宽度。
[0007]在本发明的一实施方式中，上述凹部的深度大于导孔的深度。
[0008]在本发明的一实施方式中，上述导孔的宽深比小于2。
[0009]在本发明的一实施方式中，晶片封装体进一步包含导电结构，导电结构位于下表面下，且与重布局层电性连接。
[0010]在本发明的一实施方式中，上述电子元件是感光元件。
[0011]在本发明的一实施方式中，晶片封装体进一步包含滤光层，该滤光层配置于上表面上。
[0012]在本发明的一实施方式中，晶片封装体进一步包含耐磨层，耐磨层配置于上表面上。
[0013]在本发明的一实施方式中，晶片封装体进一步包含疏水层，疏水层配置于该上表面上。
[0014]本发明的另一态样提出一种晶片封装体的制造方法，包含:提供半导体晶圆，半导体晶圆包含至少二半导体晶片相邻排列，半导体晶圆具有上表面及下表面，各半导体晶片的至少一侧具有至少一导电垫于上表面；形成至少二穿孔，至少二穿孔分别对应至少二半导体晶片，各穿孔自下表面朝上表面延伸，以暴露出各导电垫；形成绝缘层，绝缘层自下表面朝上表面延伸，部分绝缘层位于穿孔之中，其中绝缘层具有至少二开口以暴露出各导电垫；形成重布局层，重布局层自下表面朝上表面延伸，部分重布局层位于穿孔之中，其中重布局层通过开口与各导电垫电性连接；以及形成封装层，封装层自下表面朝上表面延伸，部分封装层位于穿孔之中。
[0015]在本发明的一实施方式中，上述形成穿孔的步骤包含形成至少二凹部，至少二凹部分别对应至少二半导体晶片，且自下表面朝上表面延伸；以及形成导孔，导孔自凹部朝上表面延伸，以暴露出导电垫。
[0016]在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成至少二导电结构，至少二导电结构分别对应至少二半导体晶片且配置下表面下，且与重布局层电性连接。
[0017]在本发明的一实施方式中，上述导电结构是指锡球。
[0018]在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成至少二焊接垫，至少二焊接垫分别对应至少二半导体晶片且配置下表面下，且与重布局层电性连接；以及形成焊接线，焊接线与焊接垫电性连接。
[0019]在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成钝化层，钝化层位于上表面上且覆盖各半导体晶片。
[0020]在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成疏水层，疏水层位于上表面上且覆盖各半导体晶片。
[0021]在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成滤光层，滤光层位于上表面上且覆盖各半导体晶片。
[0022]在本发明的一实施方式中，晶片封装体的制造方法进一步包含沿切割道分割至少二半导体晶片，其中切割道位于至少二半导体晶片之间。
[0023]在本发明的一实施方式中，上述形成重布局层的方式包含全面形成导电薄膜，导电薄膜自下表面朝上表面延伸，部分导电薄膜位于穿孔之中。以微影蚀刻制程图案化导电薄膜。
【附图说明】
[0024]本发明的上述和其他态样、特征及其他优点参照说明书内容并配合附加图式得到更清楚的了解，其中:
[0025]图1是根据本发明一实施方式晶片封装体的局部剖面示意图。
[0026]图2是根据本发明另一实施方式晶片封装体的局部剖面示意图。
[0027]图3是根据本发明一实施方式于制造过程中一阶段的俯视示意图。
[0028]图4到图7是本发明一实施方式于制造过程中不同阶段的局部依照图3中剖面线4的剖面示意图。
[0029]图8到图11是本发明另一实施方式于制造过程中不同阶段的局部依照图3中剖面线4的剖面示意图。
[0030]附图中符号的简单说明如下:
[0031]10:半导体晶圆124:导孔
[0032]100:晶片封装体124w:导孔的宽度
[0033]110:半导体晶片124d:导孔的深度
[0034]112:电子元件130:绝缘层
[0035]113:内连线结构140:重布局层
[0036]114:导电垫150:封装层
[0037]116:上表面160:焊球
[0038]118:下表面170:滤光层
[0039]120:穿孔180:切割刀
[0040]122:凹部200:晶片封装体
[0041]122w:凹部的宽度SL:切割道
[0042]122d:凹部的深度。
【具体实施方式】
[0043]为了使所揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无所述特定细节的情况下实践本发明的实施例。
[0044]图1是根据本发明一实施方式晶片封装体的局部剖面示意图。请参照图1，晶片封装体100包含半导体晶片110、穿孔120、绝缘层130、重布局层140以及封装层150。半导体晶片110具有电子元件112以及至少一导电垫114，导电垫114与电子元件112电性连接且配置于半导体晶片I1的上表面116。半导体晶片110例如可以在娃(silicon)、锗(germanium)或II1-V族元素基材上制作电子元件112以及导电垫114。在本发明的一些实施方式中，电子元件是感光元件。然而本发明并不以此为限，电子元件112例如可以是有源元件(active element)或无源元件(passive elements)、数字电路或模拟电路等集成电路的电子元件(electronic components)、微机电系统(Micro ElectroMechanical Systems, MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件、压力感测器(pressure sensors)，但不以此为限。如图1所示，导电垫114配置于半导体晶片110的上表面116，而电子元件112则配置于半导体晶片110的内部。导电垫114可以通过内连线结构113电性连接于电子元件112。导电垫114作为晶片封装体100中电子元件112信号控制的输入(input)/输出(output)端，导电垫114的材质例如可以是销(aluminu