碳化硅半导体装置及其制造方法
【技术领域】
[0001]本发明涉及碳化硅半导体装置，特别是涉及被用作电力用半导体装置的沟道(Trench)栅极型碳化娃半导体装置及其制造方法。
【背景技术】
[0002]在电力电子设备中，为了切换用于驱动电动机等负载的电力供给的执行/停止，使用了娃 IGBT (Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、MOSFET (MetalOxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管)等开关元件。特别是近年来，作为下一代的高耐压/低损耗的开关装置，使用碳化硅(SiC)的MOSFET正受到关注。
[0003]在被用作电力用半导体装置的情况下，大多使用纵向MOSFET构造。在纵向MOSFET中，根据其栅极构造，有平面型、沟道型(沟道栅极型)等。
[0004]关于沟道栅极型SiC - M0SFET，已知如果形成于具有4°截止等截止角的基板，则由于所形成的沟道侧壁面，导通电流、阈值电压发生变化(例如专利文献I)。
[0005]现有技术文献
[0006]专利文献1:日本特开2011-100967号公报
【发明内容】
[0007]根据专利文献1，在由具有截止角的4H_SiC单晶半导体基板构成的沟道栅极型SiC-MOSFET中，依赖于截止角而在每个晶面不同的沟道侧壁面，产生漏极电流以及阈值电压的偏差。即，在具有截止角的基板上形成的沟道栅极型SiC-MOSFET中，在每个沟道侧壁面，MOSFET成为不同的导通状态，所以有时动态特性变得不稳定，或者，产生向特定的沟道侧壁面的沟槽(Channel)面的电流集中。
[0008]本发明是为了解决上述那样的课题而完成的，其目的在于，能够提供降低由沟道侧壁面的晶面导致的漏极电流以及阈值电压的偏差的沟道栅极型的纵向碳化硅半导体装置及其制造方法。
[0009]本发明的碳化硅半导体装置具备:在具有截止角的碳化硅半导体基板的第I主面上形成了的由碳化硅构成的第I导电类型的漂移区域；在所述漂移区域的表面上形成了的由碳化硅构成的第2导电类型的阱区；在所述阱区的表层部选择性地形成了的由碳化硅构成的第I导电类型的源极区域；从所述源极区域的表面贯通所述阱区而到达所述漂移区域的沟道；在所述沟道的内部隔着栅极绝缘膜而形成了的栅极电极；与所述阱区和所述源极区域连接了的源极电极；在作为所述碳化硅半导体基板的与第I主面相反的一侧的面的第2主面，与碳化硅半导体基板相接地形成了的漏极电极；以及在所述阱区内形成了的、杂质浓度比所述阱区大的第2导电类型的高浓度阱区，从所述沟道的第I侧壁面到所述高浓度阱区的距离小于从所述沟道的第2侧壁面到所述高浓度阱区的距离，其中，所述沟道的第2侧壁面在所述沟道内隔着所述栅极电极与所述沟道的第I侧壁面对置。
[0010]另外，本发明的碳化硅半导体装置的制造方法具备:在具有截止角的碳化硅半导体基板的第I主面上形成由碳化硅构成的第I导电类型的漂移区域的工序；在所述漂移区域的表面上形成由碳化硅构成的第2导电类型的阱区的形成工序；在所述阱区的表层部选择性地形成由碳化硅构成的第I导电类型的源极区域的工序；形成从所述源极区域的表面贯通所述阱区而到达所述漂移区域的沟道的工序；在所述沟道的内部隔着栅极绝缘膜地形成栅极电极的工序；形成与所述阱区和所述源极区域相接的源极电极的工序；在作为所述碳化硅半导体基板的与第I主面相反的一侧的面的第2主面形成漏极电极的工序；以及在所述阱区内，以从所述沟道的第I侧壁面起的距离小于从所述沟道的第2侧壁面起的距离的方式，形成第2导电类型杂质浓度比所述阱区高的第2导电类型的高浓度阱区的工序，其中，所述沟道的第2侧壁面在所述沟道内隔着所述栅极电极与所述沟道的第I侧壁面对置。
[0011]根据本发明，能够在沟道的每个侧壁面调整导通状态，所以能够得到能够防止在特定的沟道的侧壁面产生的向场效应晶体管的沟槽面的电流集中的电阻更低的沟道栅极型碳化硅半导体装置、或者动作更稳定的可靠性高的碳化硅半导体装置。
【附图说明】
[0012]图1是示意地示出本发明的实施方式I中的碳化硅半导体装置的剖面图。
[0013]图2是示意地示出本发明的实施方式I中的碳化硅半导体装置的俯视图。
[0014]图3是用于说明本发明的实施方式I中的碳化硅半导体装置的沟道的晶面的关系的剖面示意图。
[0015]图4是关于本发明的实施方式I的碳化硅半导体装置，说明形成于沟道侧壁的MOSFET的阈值电压的沟道侧壁面与高浓度阱区的距离依赖性的图。
[0016]图5是关于本发明的实施方式I的碳化硅半导体装置，说明形成于沟道侧壁的MOSFET的漏极电流密度的沟道侧壁面与高浓度阱区的距离依赖性的图。
[0017]图6是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的剖面示意图。
[0018]图7是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的剖面示意图。
[0019]图8是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的剖面示意图。
[0020]图9是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的剖面示意图。
[0021]图10是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的剖面示意图。
[0022]图11是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0023]图12是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0024]图13是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0025]图14是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0026]图15是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0027]图16是示意地示出本发明的实施方式I中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0028]图17是示意地示出本发明的实施方式I中的碳化硅半导体装置的一种方式的俯视图。
[0029]图18是示意地示出本发明的实施方式I中的碳化硅半导体装置的一种方式的俯视图。
[0030]图19是示意地示出本发明的实施方式I中的碳化硅半导体装置的一种方式的俯视图。
[0031]图20是示意地示出本发明的实施方式I中的碳化硅半导体装置的一种方式的剖面图。
[0032]图21是示意地示出本发明的实施方式I中的碳化硅半导体装置的一种方式的剖面图。
[0033]图22是示意地示出本发明的实施方式I中的碳化硅半导体装置的一种方式的剖面图。
[0034]图23是示意地示出本发明的实施方式2中的碳化硅半导体装置的剖面图。
[0035]图24是示意地示出本发明的实施方式3中的碳化硅半导体装置的剖面图。
[0036]图25是示意地示出本发明的实施方式3中的碳化硅半导体装置的一种方式的剖面图。
[0037]图26是示意地示出本发明的实施方式3中的碳化硅半导体装置的制造方法的剖面示意图。
[0038]图27是示意地示出本发明的实施方式3中的碳化硅半导体装置的制造方法的剖面示意图。
[0039]图28是示意地示出本发明的实施方式3中的碳化硅半导体装置的制造方法的剖面示意图。
[0040]图29是示意地示出本发明的实施方式3中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0041]图30是示意地示出本发明的实施方式3中的碳化硅半导体装置的制造方法的一种方式的剖面示意图。
[0042]符号说明
[0043]I碳化硅半导体基板；3外延层；4漂移区域；5阱区；6源极区域；7沟道；8栅极绝缘膜；9栅极电极；10层间绝缘膜；11源极电极；12漏极电极；13高浓度阱区；14沟道底面保护阱区；18第I侧壁面；19第2侧壁面；22标记；23第2高浓度阱区；24背面杂质区域；30?37抗蚀剂掩模；掩模。
【具体实施方式】
[0044]实施方式1.
[0045]首先，说明本发明的实施方式I中的碳化硅半导体装置的结构。在这里，将第I导电类型设为η型并将第2导电类型设为P型来进行说明。
[0046]图1是示意地示出本发明的实施方式I中的碳化硅半导体装置的剖面图。另外，图2是示意地示出图1的碳化硅半导体装置的结构的俯视图。图1是图2的A-A虚线部的剖面图。图1、图2