半导体器件及其利记博彩app
【技术领域】
[0001]本发明涉及半导体技术领域，具体地，涉及一种半导体器件及其利记博彩app。
【背景技术】
[0002]随着半导体器件的不断发展，半导体器件的集成度越来越高。例如，在半导体器件中通常需要将逻辑器件和存储器件集成在一起。因此，半导体器件内可能会同时存在逻辑区和存储区。逻辑区的逻辑栅极两侧和存储区的逻辑栅极两侧均需形成侧墙结构(包括偏移侧墙和位于偏移侧墙外侧的侧墙)，以形成浅掺杂区域(LDD)和源漏区。
[0003]逻辑区的逻辑栅极两侧的侧墙和存储区的逻辑栅极两侧的侧墙的结构不同。一般来说，逻辑区的逻辑栅极的偏移侧墙为氮化物，且侧墙为氧化物-氮化物结构，而存储区的逻辑栅极的偏移侧墙为氧化物-氮化物结构，且侧墙为氧化物-氮化物-氧化物结构。逻辑区和存储区的侧墙结构上的区别给同时在逻辑区和存储区上形成侧墙结构带来一定难度。
[0004]因此，有必要提出一种半导体器件及其利记博彩app，以解决现有技术中存在的问题。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]根据本发明的一个方面，提供一种半导体器件的利记博彩app。所述方法包括:a)提供半导体衬底，所述半导体衬底具有逻辑区和存储区，所述存储区上形成有存储栅极，所述逻辑区上形成有逻辑栅极材料层；b)在所述存储栅极的两侧形成第一偏移侧墙；c)对所述逻辑栅极材料层进行刻蚀，以形成所述逻辑区的逻辑栅极；d)在所述逻辑栅极两侧和所述存储栅极两侧的所述第一偏移侧墙上均形成第二偏移侧墙；e)在所述逻辑栅极和所述存储栅极两侧的所述第二偏移侧墙上均依次形成第一氧化物层和第一氮化物层，以形成所述逻辑栅极的侧墙；以及f)在所述存储栅极两侧的第一氮化物层上形成第二氧化物层，以形成所述存储栅极的侧墙。
[0007]优选地，所述方法在所述b)步骤与所述c)步骤之间还包括:在所述存储栅极两侧的半导体衬底中进行掺杂，以形成浅掺杂漏区；以及对所述逻辑栅极材料层进行掺杂。
[0008]优选地，所述方法在所述d)步骤和所述e)步骤之间还包括:在所述逻辑栅极两侧的半导体衬底中进行掺杂，以形成浅掺杂漏区。
[0009]优选地，所述b)步骤包括:在所述半导体衬底上形成覆盖所述存储栅极的第一偏移侧墙材料层；以及对所述第一偏移侧墙材料层进行干法刻蚀，以形成所述第一偏移侧墙。
[0010]优选地，所述d)步骤包括:在所述半导体衬底上形成覆盖所述逻辑栅极和所述存储栅极的第二偏移侧墙材料层；以及对所述第二偏移侧墙材料层进行干法刻蚀，以形成所述第二偏移侧墙。
[0011]优选地，所述第一氧化物层的厚度为50埃?150埃，所述第二氧化物层的厚度为300埃?600埃，且所述第一氮化物层的厚度为300埃?500埃。
[0012]优选地，所述第一偏移侧墙的材料为氧化物，所述第一偏移侧墙的厚度为100
埃?200埃。
[0013]优选地，所述第二偏移侧墙的材料为氮化物，所述第二偏移侧墙的厚度为50埃?100 埃。
[0014]优选地，所述f)步骤包括:在所述半导体衬底上形成覆盖所述逻辑栅极和所述存储栅极的第二氧化物材料层；对所述第二氧化物材料层进行干法刻蚀，去除所述半导体衬底、所述逻辑栅极和所述存储栅极之上的第二氧化物材料层；在所述半导体衬底上形成覆盖所述存储栅极的掩膜；以及采用湿法刻蚀去除所述逻辑栅极两侧的第二氧化物材料层，以形成所述存储栅极的第二氧化物层。
[0015]根据本发明的另一个方面，提供一种半导体器件。所述半导体器件采用上述任一种方法制作。
[0016]根据本发明的半导体器件的利记博彩app能够在半导体衬底的逻辑区的逻辑栅极的两侧和存储区的存储栅极的两侧分别形成结构不同的侧墙，且制作工艺简单，成本低。
[0017]以下结合附图，详细说明本发明的优点和特征。
【附图说明】
[0018]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0019]图1是根据本发明的一个实施例的半导体器件的利记博彩app的流程图；以及
[0020]图2A-2K分别是根据图1中所示的流程图制作半导体器件的过程中获得的半导体器件结构的剖视图。
【具体实施方式】
[0021]接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0022]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0023]根据本发明的一个方面，提供一种半导体器件的利记博彩app。图1中示出了根据本发明的一个实施例的半导体器件的利记博彩app的流程图，图2A-2K示出了根据图1中所示的流程图制作半导体器件的过程中获得的半导体器件结构剖视图。下面将结合图1所示的流程图以及图2A-2K所示的半导体器件结构剖视图详细描述根据本发明的半导体器件的利记博彩app。
[0024]步骤SllO:提供半导体衬底，该半导体衬底具有逻辑区和存储区，存储区上形成有存储栅极，逻辑区上形成有逻辑栅极材料层。
[0025]如图2A所示，提供半导体衬底210。该半导体衬底210可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。半导体衬底210中可以形成有用于隔离有源区的浅沟槽隔离(STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然，半导体衬底210中还可以形成有掺杂阱(未示出)等等。为了图示简洁，在这里仅用方框来表示。
[0026]半导体衬底210具有逻辑区211和存储区212。逻辑区211用于形成逻辑器件等，存储区212用于形成闪存等存储器件。需要说明的是，逻辑区211和闪存区212之间还可能形成有其他的区域，为了图示简洁，并未一一示出。
[0027]存储区212上形成有存储栅极220。存储栅极220可以是采用现有的光刻刻蚀工艺制作。作为示例，在根据本发明的一个实施例中，存储栅极220可以包括浮置栅极以及位于浮置栅极之上的控制栅极。其中浮置栅极包括浮置栅极介电层和浮置栅极电极层，控制栅极包括控制栅极介电层和控制栅极电极层。浮置栅极介电层用于将浮置栅极电极层与半导体衬底210隔离，控制栅极介电层用于将浮置栅极电极层与控制栅极电极层隔离。
[0028]浮置栅极介电层可以包括如下的任何传统电介质:Si02、S1N, S1N2以及包括钙钛矿型氧化物的其他类似氧化物。浮置栅极电极层的材料可以包括金属、金属合金、金属氮化物、金属硅化物、掺杂的多晶硅和多晶硅-锗合金材料以及多晶硅金属硅化物材料(掺杂的多晶硅/金属硅化物叠层材料)。控制栅极介电层可以为氧化物、氮化物、氧化物总共三层的ONO三明治结构。本领域的技术人员应当理解的是，控制栅极介电层也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等的介电层结构。控制栅极电极层可以为掺杂的多晶硅和多晶硅-锗合金材料以及多晶硅金属硅化物材料(掺杂的多晶硅/金属娃化物叠层材料)。
[0029]逻辑区211上形成有逻辑栅极材料层230’。逻辑栅极材料层230’包括逻辑栅极介电层和位于逻辑栅极介电层之上的逻辑栅极电极层。逻辑栅极介电层用于将逻辑栅极电极层与半导体衬底210隔离。逻辑栅极介电层可以包括如下的任何传统电介质:Si02、S1N^S1N2以及包括钙钛矿型氧化物的其他类似氧化物。逻辑栅极电极层可以为掺杂的多晶硅和多晶硅-锗合金材料以及多晶硅金属硅化物材料(掺杂的多晶硅/金属硅化物叠层材料)，逻辑栅极电极层的材料可以与控制栅极电极层的材料一起形成。
[0030]步骤S120:在存储栅极的两侧形成第一偏移侧墙。
[0031]如图2B-2C所示，在存储栅极220的两侧形成第一偏移侧墙240。第一偏移侧墙240的材料可以为氧化物，例如Si02。第一偏移侧墙240的厚度可以根据实际情况确定。作为示例，在根据本发明的一个实施例中，第一偏移侧墙240的厚度可以为100埃?200埃，例如150埃。第一偏移侧墙240的形成方法可以有多种。在根据本发明的一个实施例中，第一偏移侧墙240的形成方法为沉积与刻蚀相结合的方法。下面结合图2B和图2C描述根据本发明的一个实施例的形成第一偏移侧墙240的方法。
[0032]如图2B所示，在半导体衬底210上形成覆盖存储栅极220的第一偏移侧墙材料层240’。第一偏移侧墙材料层240’的材料为氧化物，例如Si02。第一偏移侧墙材料层240’的形成方法可以为本领域技术人员习知的物理气相沉积(PVD)、化学气相沉积(CVD)以及其他任何合适的工艺。需要说明的是，在形成覆盖存储栅极220的第一偏移侧墙材料层240’的过程中，位于逻辑区211上的逻辑栅极材料层230’上也有可能会形成第一偏移侧墙材料层240’，而该部分的第一偏移侧墙材料层240’可以在随后的刻蚀过程中去除。
[0033]如图2C所示，对第一偏移侧墙材料层240’进行干法刻蚀，以在存储栅极220的两侧形成第一偏移侧墙240。干法刻蚀可以采用例如反应离子刻蚀、离子束刻蚀、等离子刻蚀中的一种或者这些方法的任意组合。在干法刻蚀过程中，位于逻辑栅极材料层230’上的第一偏移侧墙材料层240’被去除。
[0034]此外，在形成第一偏移侧墙240后，还可以在存储栅极220两侧的半导体衬底210中进行掺杂，以形成浅掺杂漏区(LDD)。掺杂可以采用本领域技术人员习知的离子注入或预扩散等工艺。此外，还可以如图2C所示地对逻辑栅极材料层230’进行注入，以调节逻辑栅极材料层230’的电阻，减小逻辑栅极材料层230’的损耗