多晶电阻的制造方法和多晶电阻的利记博彩app
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言，涉及一种多晶电阻的制造方法和一种多晶电阻。
【背景技术】
[0002]从20世纪70年代和80年代早期开始，结型场效应晶体管(Junct1n FieldEffect Transistor,简称JFET)被广泛应用，比如,可以作为运算放大器的输入级以获得比最好的双极电路小几个数量级的输入电流，也可以用做模拟开关和电流源。
[0003]在相关技术中，结合多晶(poly)高阻和二极管(D1de)的JFET的生产工艺主要包括:在底层氮化娃上面生长一层多晶娃，两者共用一层光罩版，在多晶娃和氮化娃光刻、刻蚀之后，生长顶层氮化硅，通过该层的光罩版，结合光刻、刻蚀工艺，最后实现两层氮化硅包夹多晶poly的电阻结构，如图1所示的版图结构示意图，以及图2所示的剖面结构示意图。而在顶层氮化硅光刻、刻蚀的同时，多晶poly的接触孔窗口也被打开，之后再次工艺打开所有的接触孔窗口(包括平坦低台阶和多晶电阻高台阶)，以完成双层氮化硅包夹多晶poly的电阻结构，避免外界环境对poly高阻的影响，提高了电阻的稳定性。其中的双层氮化硅厚度均为1500埃，多晶poly厚度为3850埃，掺杂注入源为硼(B)，多晶poly电阻阻值取决于多晶厚度和掺杂剂量共同决定。
[0004]但是，由于两层氮化硅是分开刻蚀的，增加了工艺的复杂性。此外，由于工艺中刻蚀顶层氮化硅的同时也将多晶poly电阻的接触孔窗口刻开，因此在刻蚀接触孔的工艺中会对多晶poly造成损伤，不利于电阻的稳定性。
【发明内容】
[0005]本发明正是基于上述技术问题至少之一，提出了一种新的多晶电阻的制造方案，可以节约生产成本，同时确保了多晶硅层的完整性，提高了电阻的稳定性。
[0006]有鉴于此，本发明提出了一种多晶电阻的制造方法，包括:在形成有氧化层和底层氮化硅层的衬底表面生长多晶硅层，所述多晶硅层位于所述底层氮化硅层的上方；对所述多晶硅层注入掺杂元素；刻蚀掉所述多晶硅层上的第一预设区域之外的多晶硅，保留所述第一预设区域的多晶硅，以形成电阻条区域；在形成有所述电阻条区域的衬底上方，生长顶层氮化硅层，所述顶层氮化硅层呈台阶状，所述顶层氮化硅层包括上台面氮化硅层和下台面氮化硅层；刻蚀掉所述下台面氮化硅层，以及所述下台面氮化硅层下面的底层氮化硅层，保留所述上台面氮化硅层；对所述上台面氮化硅层上的第二预设区域进行刻蚀，形成接触孔；对所述衬底进行热处理，以激活所述掺杂元素；在所述接触孔所在的区域镀金属，以形成引线。
[0007]在该技术方案中，通过在形成电阻条区域时只刻蚀多晶硅层，以及在生长顶层氮化硅层之后，对顶层氮化硅层和底层氮化硅层同时进行刻蚀，使得对氮化硅层的刻蚀只需一次工艺进行处理，避免了对顶层氮化硅层和底层氮化硅层分别进行刻蚀，省去了对氮化硅层的一次刻蚀和清洗工艺,节约了生产成本。
[0008]在传统的制造工艺中，由于在刻蚀顶层氮化硅层的同时，也会将多晶硅层的接触孔窗口刻开，因此在对多晶硅层进行刻蚀时，会造成多晶硅层的损伤。而通过刻蚀掉下台面氮化硅层，以及下台面氮化硅层下面的底层氮化硅层，保留上台面氮化硅层，形成了两层氮化硅层包围多晶硅层的结构，使得在接触孔的刻蚀过程中保护了多晶硅层，确保了多晶硅层的完整性，提高了电阻的稳定性，多晶硅层的厚度可以是3850埃。
[0009]根据本发明的另一方面，还提出了一种多晶电阻，所述多晶电阻由上述任一项技术方案所述的多晶电阻的制造方法制作而成。
[0010]在制作多晶电阻时，通过在形成电阻条区域时只刻蚀多晶硅层，以及在生长顶层氮化硅层之后，对顶层氮化硅层和底层氮化硅层同时进行刻蚀，使得对氮化硅层的刻蚀只需一次工艺进行处理，避免了对顶层氮化硅层和底层氮化硅层分别进行刻蚀，省去了对氮化硅层的一次刻蚀和清洗工艺,节约了生产成本。
[0011]在传统的制造工艺中，由于在刻蚀顶层氮化硅层的同时，也会将多晶硅层的接触孔窗口刻开，因此在对多晶硅层进行刻蚀时，会造成多晶硅层的损伤。而通过刻蚀掉下台面氮化硅层，以及下台面氮化硅层下面的底层氮化硅层，保留上台面氮化硅层，形成了两层氮化硅层包围多晶硅层的结构，使得在接触孔的刻蚀过程中保护了多晶硅层，确保了多晶硅层的完整性，提高了电阻的稳定性。
[0012]通过以上技术方案，可以节约生产成本，同时确保了多晶硅层的完整性，提高了电阻的稳定性。
【附图说明】
[0013]图1示出了相关技术中多晶电阻的版面结构示意图；
[0014]图2示出了相关技术中多晶电阻的剖面结构示意图；
[0015]图3示出了根据本发明的实施例的多晶电阻的制造方法的示意流程图；
[0016]图4示出了根据本发明的实施例的多晶电阻的版面结构示意图；
[0017]图5A至图51示出了根据本发明的实施例的多晶电阻的制造过程的剖面结构示意图。
【具体实施方式】
[0018]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0019]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0020]图3示出了根据本发明的实施例的多晶电阻的制造方法的示意流程图。
[0021]如图3所示，根据本发明的实施例的多晶电阻的制造方法，包括:步骤302，在形成有氧化层和底层氮化硅层的衬底表面生长多晶硅层，所述多晶硅层位于所述底层氮化硅层的上方；步骤304，对所述多晶硅层注入掺杂元素；步骤306，刻蚀掉所述多晶硅层上的第一预设区域之外的多晶硅，保留所述第一预设区域的多晶硅，以形成电阻条区域；步骤308，在形成有所述电阻条区域的衬底上方，生长顶层氮化硅层，所述顶层氮化硅层呈台阶状，所述顶层氮化硅层包括上台面氮化硅层和下台面氮化硅层；步骤310，刻蚀掉所述下台面氮化硅层，以及所述下台面氮化硅层下面的底层氮化硅层，保留所述上台面氮化硅层；步骤312，对所述上台面氮化硅层上的第二预设区域进行刻蚀，形成接触孔；步骤314，对所述衬底进行热处理，以激活所述掺杂元素；步骤316，在所述接触孔所在的区域镀金属，以形成引线。
[0022]在该技术方案中，通过在形成电阻条区域时只刻蚀多晶硅层，以及在生长顶层氮化硅层之后，对顶层氮化硅层和底层氮化硅层同时进行刻蚀，使得对氮化硅层的刻蚀只需一次工艺进行处理，避免了对顶层氮化硅层和底层氮化硅层分别进行刻蚀，省去了对氮化硅层的一次刻蚀和清洗工艺,节约了生产成本。
[0023]在传统的制造工艺中，由于在刻蚀顶层氮化硅层的同时，也会将多晶硅层的接触孔窗口刻开，因此在对多晶硅层进行刻蚀时，会造成多晶硅层的损伤。而通过刻蚀掉下台面氮化硅层，以及下台面氮化硅层下面的底层氮化硅层，保留上台面氮化硅层，形成了两层氮化硅层包围多晶硅层的结构，使得在接触孔的刻蚀过程中保护了多晶硅层，确保了多晶硅层的完整性，提高了电阻的稳定性，多晶硅层的厚度可以是3850埃。
[0024]在上述技术方案中，优选地，在所述对所述衬底进行热处理之前，还包括:对所述接触孔区域的多晶硅层注入所述掺杂元素。
[0025]在该技术方案中，通过对接触孔区域的多晶硅层注入掺杂元素，降低了接触孔区域的接触电阻，从而使得在接触孔区域镀的金属能够更好地与多晶硅层接触形成引线。
[0026]在上述技术方案中，优选地，刻蚀所述多晶硅层、刻蚀所述下台面氮化硅层和所述下台面氮化硅层下面的底层氮化硅层，以及刻蚀所述第二预设区域均采用干法刻蚀。
[0027]在该技术方案中，干法刻蚀具有较高的选择性，因此可以确保刻蚀的准确性。
[0028]在上述技术方案中，优选地，所述干法刻蚀为竖直向下的各向异性刻蚀。
[0029]在上述技术方案中，优选地，所述衬底为P型半导体晶圆片，所述P型半导体晶圆片的厚度为250微米?750微米，所述晶圆片的电阻率为2欧姆.厘米?20欧姆.厘米。
[0030]在该技术方案中，晶圆片可以选择正面抛光的P型半导体晶圆片。
[0031]在上述技术方案中，优选地，所