包括交替形成台阶的半导体裸芯堆叠的半导体器件的利记博彩app
【专利说明】
【背景技术】
[0001]便携式消费电子产品的强劲增长需要促进了对高容量存储装置的需求。诸如闪存存储卡的非易失性半导体存储器装置正变得越来越广泛用于满足对数字信息存储和交换的日益增长的需要。它们的便携性、多用些和稳定的设计、以及其高可靠性和大容量已经使得这种存储器器件理想地用于各种电子设备，包括例如，数码相机、数字音乐播放器、视频游戏机、PDA和蜂窝电话。
[0002]虽然已知了多种封装体配置，但是通常闪存存储卡可以制造为系统级封装体(SiP)或多芯片模块(MCM)，其中，在小足印基板上安装和互连多个裸芯。该基板通常可以包括刚性的介电基底，其具有在一面或两面上蚀刻的导电层。在裸芯和(一个或多个)导电层之间构成电连接，且(一个或多个)导电层提供用于将裸芯连接到主机设备的电引线结构。一旦完成了在裸芯和基板之间的电连接，则通常将该装配件包裹在提供保护性包装的模塑化合物内。
[0003]图1和图2中示出了传统半导体封装体20的剖面侧视图和俯视图(在图2中没有示出模塑化合物)。典型的封装体包括附着到基板26的多个半导体裸芯，诸如闪存裸芯22和控制器裸芯24。在裸芯制造工艺期间，可以在半导体裸芯22、24上形成多个裸芯键合垫。类似地，可以在基板26上形成多个接触垫30。裸芯22可以被附着在基板26上，然后裸芯24可以被安装在裸芯22上。然后，可以通过在相应的裸芯键合垫28和接触垫30对之间附着引线键合体32来将所有裸芯电耦合到基板。一旦完成了所有电连接，则可以在模塑化合物34中包封这些裸芯和引线键合体，以密封该封装体并保护这些裸芯和引线键合体。
[0004]为了最高效地利用封装体足印，已知上下堆叠半导体裸芯，无论是完全彼此重叠还是带有偏移地重叠，如图1和2所示。在偏移配置中，一个裸芯被堆叠在另一裸芯的顶上使得下方裸芯的键合垫被暴露。偏移配置提供方便地接近在堆叠中的每个半导体裸芯上的键合垫的优点。
[0005]随着半导体裸芯变得更薄，且为了增加半导体封装体的存储器容量，在半导体封装体内堆叠的裸芯的数量继续增加。但是，这可能导致从上部裸芯下降到基板的长键合引线。长键合引线容易被损坏或与其他引线键合体短路，且还具有比较短的键合引线更高的信噪比。
【附图说明】
[0006]图1是传统半导体封装体的剖面侧视图。
[0007]图2是传统基板和引线键合的半导体裸芯的俯视图。
[0008]图3是根据本发明的实施例的半导体器件的整体制造工艺的流程图。
[0009]图4是根据本技术的一个实施例的在制造工艺中的第一步骤中的半导体器件的侧视图。
[0010]图5是根据本技术的一个实施例的在制造工艺中的第二步骤中的半导体器件的俯视图。
[0011]图6是根据本技术的一个实施例的在制造工艺中的第三步骤中的半导体器件的侧视图。
[0012]图7是根据本技术的一个实施例的在制造工艺中的第四步骤中的半导体器件的侧视图。
[0013]图8是根据本技术的一个实施例的在制造工艺中的第五步骤中的半导体器件的侧视图。
[0014]图9是根据本技术的一个实施例的在制造工艺中的第五步骤中的半导体器件的简化透视图。
[0015]图10是根据本技术的一个实施例的在制造工艺中的第六步骤中的半导体器件的侧视图。
[0016]图10A-10C是用于完成图9所示的制造工艺中的第六步骤的根据各个实施例的侧视图。
[0017]图11是根据本技术的一个实施例的在制造工艺中的第七步骤中的半导体器件的侧视图。
[0018]图12是根据本技术的一个实施例的在制造工艺中的第八步骤中的半导体器件的侧视图。
【具体实施方式】
[0019]现在将参考图3到12来描述本技术，本技术在各实施例中涉及一种半导体器件，包括交替形成台阶的半导体裸芯堆叠以允许使用短引线键合体在半导体器件内提供大量半导体裸芯。要理解，本发明可以按许多不同的形式来实施，且不应该被限制为在此阐述的实施例。而是，提供这些实施例以便本公开充分和完整，且充分地向本领域技术人员传达该发明。确实，本发明旨在覆盖这些实施例的替换、修改和等同物，这些都被包括在由所附权利要求所限定的本发明的范围和精神中。另外，在本发明的以下详细描述中，阐述大量具体细节以便提供对本发明的全面了解。但是，本领域技术人员将清楚，可以不用这种具体细节来实践本发明。
[0020]在此可能使用的术语“顶部”和“底部”、“上方”和“下方”和“垂直”和“水平”仅用于举例和图示目的，且不意图限制本发明的描述，所引用的项目可以在位置和方向上交换。而且，如在此使用的，术语“基本上”、“近似”和/或“大约”意味着所指定的尺度或参数可以对于给定的应用在可接受的制造容许量内变换。在一个实施例中，该可接受制造容许量为 ±0.25%。
[0021]将参考图3的流程图和图4到12的俯视和侧视图来说明本发明的实施例。虽然图4到12每个示出了单个器件100、或其一部分，但是要理解，该器件100可以与基板面板上的多个其他封装体100 —起被批处理，以实现规模经济。基板面板上的封装体100的行和列的数量可以改变。
[0022]基板面板以多个基板102开始(再次，在图4到12中示出一个这样的基板)。基板102可以是各种不同的芯片承载介质，包括印刷电路板(PCB)、引线框架或带自动键合(TAB)带。在基板102是PCB的情况下，基板可以由具有顶部导电层105和底部导电层107的核心103形成，如图4所示。核心103可以由诸如例如聚酰亚胺薄片、包括FR4和FR5的环氧树脂、双马来酰亚胺-三嗪(BT)等的各种介电材料形成。虽然不是本发明所必要的，但是该核心可以具有在40微米(μπι)到200 μπι之间的厚度，虽然在替换实施例中该核心的厚度可以在该范围之外变化。在可选实施例中，该核心103可以是陶瓷或有机的。
[0023]围绕核心的导电层105、107可以由铜或铜合金、镀铜或镀铜合金、合金42(42Fe/58Ni)、镀铜钢或已知用于在基板面板上使用的其他金属和材料形成。导电层可以具有大约10 ym到25 μ m的厚度，虽然在可选实施例中这些层的厚度可以在该范围之外变化。
[0024]图3是根据本发明的实施例的半导体器件的整体制造工艺的流程图。在步骤200中，基板102被钻孔以在基板102上定义贯通通孔104。所示的各通孔104 (在图中仅编号了一些通孔)仅是示例，且基板可以包括比图中示出的多得多的通孔104，且它们可以处于与图中示出的位置不同的位置。接下来在步骤202中，在顶部和底部导电层的一个或两者上形成导电图案。导电图案可以包括电迹线106和接触垫108，如例如图5和6所示。迹线106和接触垫108 (在图中仅编号了一些)仅是示例，且基板102可以包括比图中示出的更多迹线和/或接触垫，且它们可以处于与图中示出的位置不同的位置。
[0025]在各实施例中，可以使用成品半导体器件100装配件作为BGA(球栅阵列)封装。基板102的下表面可以包括用于接收如下所述的焊球的接触焊垫108。在其他实施例中，成品半导体器件100可以是包括在主机设备内用于可移除地耦合成品器件100的触指的LGA(焊盘栅阵列)封装体。在这种实施例中，下表面可以包括触指，而不是接收焊球的接触垫。基板102的顶部和/或底部表面上的导电图案可以通过各种已知工艺、包括例如各种光刻工艺来形成。
[0026]再次参考图3，然后，可以在步骤204中，在自动光学检查(AOI)中检查基板102。一旦检查完，在步骤206中可以将焊接掩膜110施加到基板。在施加了焊接掩膜之后，在步骤208中，在已知电镀或薄膜沉积工艺中，导电图案上的接触垫、触指、和任何其他焊接区域可以被镀上Ni/Au、合金42等。然后，基板102可以在自动检查工艺(步骤210)中且在最终视觉检查(步骤212)中被检查和测试，以查验电操作，且查看污染、划痕和变色。
[0027]假设基板102通过了检查，可以接下来在步骤214中将无源组件112附着到基板。一个或多个无源组件可以包括例如一个或多