涉及包括多存储器裸片的半导体封装体的方法和布置的利记博彩app
【专利说明】涉及包括多存储器裸片的半导体封装体的方法和布置
[0001]相关申请的交叉引用
[0002]本公开要求2012年7月23日提交的美国临时专利申请N0.61/674，703、2012年7月25日提交的美国临时专利申请N0.61/675，626和2013年7月22日提交的美国非临时专利申请N0.13/947, 936的优先权，这些专利申请的公开在此通过引用并入本文。本公开与2012年6月25日提交的美国专利申请N0.13/532，444和2012年8月21日提交的美国专利申请N0.13/590，949有关，这些专利申请的公开在此通过引用并入本文。
技术领域
[0003]本公开的实施例涉及集成电路的领域，并且更具体地涉及用于半导体芯片封装的技术、结构和配置。
【背景技术】
[0004]本文所提供的背景描述是为了总体上呈现本公开的背景的目的。目前所称的发明人的工作在该【背景技术】部分描述该工作的程度上，以及本描述中的可能在提交时不会另外被认定为现有技术的方面，既不明示地也不暗示地被承认为相对于本公开的现有技术。
[0005]电子器件利用由半导体裸片构成的封装体，其中半导体裸片被布置和配置用于执行各种功能。例如，在封装体中，一个半导体裸片可以被配置为片上系统(SOC)而另一半导体裸片可以被配置为存储器裸片。SOC裸片和存储器裸片然后被互连以执行容纳封装体的电子器件的各种功能。在这些封装体中的半导体裸片经常生成大量的热。另外，半导体裸片需要接入电源(VDD)和地。因此，在创建和设计这样的封装体中，存在很多折衷，包括成本、散热和对VDD和地的接入，以及封装内的半导体裸片之间的互连性。
【发明内容】
[0006]在一个实施例中，提供一种封装布置，包括:衬底；親合到衬底的多存储器裸片，其中多存储器裸片包括多个单独的存储器裸片，并且多个单独的存储器裸片中的每个单独的存储器裸片被限定为在存储器裸片的生产期间半导体材料的晶片内的单独的存储器裸片，并且多存储器裸片通过将半导体材料的晶片切割成存储器裸片而被创建，其中存储器裸片中的至少一个存储器裸片是包括仍物理地连接在一起的多个单独的存储器裸片的多存储器裸片；以及耦合到多存储器裸片和衬底的半导体裸片，其中半导体裸片被配置为片上系统，其中多存储器裸片和半导体裸片中的至少一个裸片被附接到衬底。
[0007]在一个实施例中，还提供了一种方法，包括:提供衬底；将多存储器裸片耦合到衬底，其中多存储器裸片包括多个单独的存储器裸片，多个单独的存储器裸片中的每个单独的存储器裸片被限定为在存储器裸片的生产期间半导体材料的晶片内的单独的存储器裸片，并且多存储器裸片通过将半导体材料的晶片切割成存储器裸片而被创建，其中存储器裸片中的至少一个存储器裸片是包括仍物理地连接在一起的多个单独的存储器裸片的多存储器裸片；将半导体裸片耦合到多存储器裸片和衬底，其中半导体裸片被配置为片上系统；以及将多存储器裸片和半导体裸片中的至少一个裸片附接到衬底。
【附图说明】
[0008]通过以下结合附图的详细描述将容易地理解实施例。实施例是通过示例的方式而不是通过限制的方式在附图的图中被图示的。
[0009]图1A示意性图示了包括多存储器裸片的封装布置的示例的顶视图，该多存储器裸片包括两个单独的存储器裸片。
[0010]图1B示意性图示了图1A中图示的封装布置的截面视图。
[0011]图1C和图1D分别示意性图示了包括多存储器裸片的封装布置的示例的顶视图和截面视图，该多存储器裸片包括两个单独的存储器裸片。
[0012]图2至图8示意性图示了包括多存储器裸片的各种封装布置的截面视图，该多存储器裸片包括两个单独的存储器裸片。
[0013]图9图示了用于创建封装布置的方法的示例，该封装布置包括耦合到包括多个单独的半导体裸片的多存储器裸片的半导体裸片。
【具体实施方式】
[0014]图1A图示了在被配置为存储器裸片的半导体裸片104上堆叠的被配置为片上系统(SOC)裸片的半导体裸片102的顶视图。存储器裸片104包括当存储器裸片104被制造时彼此未物理分离的两个分立的裸片104a、104b。在制造期间，已经被配置成用于半导体裸片生产的多个半导体裸片的半导体材料的晶片(未示出)例如通过利用激光切割通常被切割或者分割成单独的半导体裸片，以便提供已经彼此物理分离的多个单独的半导体裸片。因此，被配置有多个存储器裸片的晶片(未示出)被切割使得存储器裸片104包括仍被附接到彼此的两个存储器裸片104a、104b。存储器裸片104a、存储器裸片104b通常被配置为动态随机存取存储器(DRAM)，但是如果期望它们可以被配置为其他类型的存储器。
[0015]图1B示意性图示了图1中图示的封装布置的截面视图。图1B图示了堆叠在衬底106上的SOC裸片102和存储器裸片104。SOC裸片102经由合适的环氧树脂或胶被附接到存储器裸片104。同样地，存储器裸片104经由合适的环氧树脂或胶被附接到衬底106。衬底106包括焊料球108，用于将得到的封装布置100附接到另一衬底诸如印刷电路板(PCB)、另一衬底等(未示出)。SOC裸片102、存储器裸片104和衬底106上的各种键合焊盘110可以利用焊线112经由接线键合工艺被耦合到彼此。键合焊盘110可以被配置用于例如与数据、命令和/或地址、输入/输出和对VDD/地的接入有关的信号。此外，焊线112可以被利用在SOC裸片112和衬底106之间，以及在存储器裸片104和衬底106之间。例如，焊线112可以被利用以为SOC裸片102提供对VDD/地的接入。在图1B中图示的封装布置100为SOC裸片102和存储器裸片104通常提供合理的成本但是通常并不提供比平均散热更好的散热。另外，图1A中图示的封装布置100通常仅提供最小的VDD/地的接入。
[0016]在图1A和图1B中，存储器裸片104a的键合焊盘110被布置在存储器裸片104a的中心部分上或附近，并且存储器裸片104b的键合焊盘110被布置在存储器裸片104b的中心部分上或附近。然而，在一个实施例中，存储器裸片104a和存储器裸片104b中的每个存储器裸片的键合焊盘110可以被布置例如靠近对应的存储器裸片的边缘。例如，图1C和图ID分别示意性图示了包括多存储器裸片的封装布置的示例的顶视图和截面视图，该多存储器裸片包括两个单独的存储器裸片。图1C和图1D在一定程度上分别类似于图1A和图1B。然而，不像图1A和图1B，在图1C和图1D中，存储器裸片104a的键合焊盘110被靠近存储器裸片104a的边缘而布置，并且存储器裸片104b的键合焊盘110被靠近存储器裸片104b的边缘而布置。使键合焊盘110被靠近存储器裸片的边缘布置例如允许用于SOC裸片102的相对更大的空间，并且因此可以使用更大尺寸的SOC裸片102。
[0017]在一个实施例中，存储器裸片104a是存储器裸片104b的镜像(例如，存储器裸片104a具有作为存储器裸片104b的那些部件和键合焊盘连接的镜像的部件和键合焊盘连接)。在另一实施例中，存储器裸片104a与存储器裸片104b相似或相同(例如，存储器裸片104a具有与存储器裸片104b的那些部件和键合焊盘连接相似或者相同的部件和键合焊盘连接，并且存储器裸片104