一种局部绝缘体上硅中埋层槽的制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种局部绝缘体上硅的埋层槽的制备方法。
【背景技术】
[0002]随着半导体行业的迅猛发展，PIC(Power Integrated Circuit,功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，DMOS (Double Diffused M0SFET，双扩散金属氧化物半导体场效应管)具有工作电压高、工艺简单、易于同低压CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。
[0003]DMOS主要有两种类型垂直双扩散金属氧化物半导体场效应管VDM0SFET (verticaldouble-diffused MOSFET，简称VDM0S)和横向双扩散金属氧化物半导体场效应LDM0SFET(lateral double-diffused MOSFET，简称 LDM0S)。LDMOS 由于更容易与 CMOS 工艺兼容而在业内被广泛地采用。
[0004]横向扩散金属氧化物半导体晶体管(Lateral Diffus1n Metal OxideSemiconductor,LDMOS)在集成电路涉及以及制造中有着重要的地位,例如高压横向扩散金属氧化物半导体晶体管(HV LDM0S)便被广泛使用在薄膜晶体管液晶显示屏的驱动芯片中。
[0005]现有技术中的常规的LDMOS包括半导体衬底，所述半导体衬底中形成的阱区，在所述半导体衬底中形成的漂移区，在所述半导体衬底101上形成的栅极结构，所述LDMOS中还包括源漏区，分别位于阱区以及所述漂移区中，形成所述LDM0S。
[0006]为了提高LDMOS的性能，在制备LDMOS器件时，漏端的局部SOI (PartialS01:PS0I)能显著提高LDMOS的击穿电压，并且对比SOI结构，由于自发热效应(self-heating effect)所产生的热量将更易于通过PSOI的硅窗口而散发，因此具有更好的自发热效应。
[0007]现有技术中所述局部SOI的制备方法如图1a-1d所示，首先提供半导体衬底101，然后图案化所述半导体衬底101，以在所述半导体衬底中形成沟槽，如图1a所示，然后在所述沟槽的侧壁以及底部形成间隙壁层102，如图1b所示，然后去除所述沟槽底部的间隙壁层102，仅保留位于侧壁上的间隙壁层，以在所述沟槽内露出所述半导体衬底，然后通过普通的干法蚀刻对所述沟槽中露出的半导体衬底进行蚀刻,得到埋层槽(Buried Trench)结构，但是通过所述方法制备得到的仅能够得到比较差的埋层槽(Buried Trench)结构，如图1d所示，该结构具有显著缺点:不平坦的底部，空气间隙(Air gap)的存在，较薄的氧化层；而且埋层槽(Buried Trench)结构的尺寸将被干法蚀刻工艺所限制。
[0008]因此，虽然现有技术中具有形成局部S0I，通过所述局部SOI能够提高LDMOS的性能，但是现有技术中的方法仍存在各种弊端，例如不平坦的底部，空气间隙(Air gap)的存在，较薄的氧化层等，都影响了器件性能的进一步提高，因此需要对现有技术做进步的改进，以消除现有技术中存在的上述问题。
【发明内容】
[0009]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0010]本发明提供了一种局部绝缘体上硅的埋层槽的制备方法，包括:
[0011]提供半导体衬底；
[0012]对所述半导体衬底将形成埋层槽的区域执行离子注入，以在所述半导体衬底中形成埋层槽离子掺杂区域；
[0013]在所述半导体衬底上外延生长半导体材料层，以覆盖所述半导体衬底；
[0014]图案化所述半导体材料层，在所述埋层槽离子掺杂区域的上方形成竖直沟槽，以露出所述埋层槽离子掺杂区域；
[0015]在所述竖直沟槽的侧壁上形成间隙壁，以保护所述竖直沟槽的侧壁；
[0016]蚀刻去除所述埋层槽离子掺杂区域，以在所述半导体衬底中形成埋层槽。
[0017]作为优选，对所述半导体衬底将形成埋层槽的区域执行离子注入的方法为:
[0018]在所述半导体衬底上形成图案化的掩膜层；
[0019]通过所述图案化的掩膜层对所述半导体衬底执行高浓度离子注入，以形成所述埋层槽离子掺杂区域；
[0020]去除所述掩膜层。
[0021]作为优选，所述离子注入为高浓度的离子注入，其离子注入的浓度大于IX 115原子 / cm2。
[0022]作为优选，所述竖直沟槽的深度和所述半导体材料层的厚度相同。
[0023]作为优选，选用干法蚀刻所述半导体材料层，以形成所述竖直沟槽。
[0024]作为优选，所述间隙壁包括氧化物层和/或氮化物层。
[0025]作为优选，所述间隙壁的形成方法为:
[0026]在所述竖直沟槽的侧壁以及底部依次沉积氧化物层和/或氮化物层，以覆盖所述竖直沟槽；
[0027]选择性蚀刻去除所述竖直沟槽的底部的所述氧化物层和/或所述氮化物层，以形成所述间隙壁。
[0028]作为优选，选用湿法蚀刻所述埋层槽离子掺杂区域，以形成所述埋层槽，所述埋层槽和所述高浓度离子注入的掺杂轮廓一致。
[0029]作为优选，选择对所述埋层槽离子掺杂区域和所述半导体衬底具有高选择比的蚀刻液蚀刻所述埋层槽离子掺杂区域。
[0030]本发明为了解决现有技术中的埋层槽(Buried Trench)结构存在的不平坦的底部、空气间隙(Air gap)的存在,较薄的氧化层的问题,提供了一种新的埋层槽(BuriedTrench)结构的制备方法，在所述方法中首先在所述半导体衬底中通过高浓度的杂质离子经由埋层槽(Buried trench)的光罩注入晶圆表面,埋层槽(Buried Trench)的位置以及尺寸，然后外延生长半导体材料层并形成开口，最后使用对掺杂浓度具有高选择性的化学液，通过所述开口通孔蚀刻出埋层槽(Buried Trench)。埋层槽(Buried Trench)的形状将于高浓度的掺杂轮廓(doping profile)—致。
[0031]本发明所述方法的优点在于:
[0032](I)能够得到平坦的埋层槽(Buried Trench)结构；
[0033](2)可以避免空气间隙的存在；
[0034](3)埋层槽(Buried Trench)结构的尺寸将不再受到干法蚀刻工艺的限制,极大地增加器件设计的自由度。
【附图说明】
[0035]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0036]图1a-1d为现有技术中局部绝缘体上硅中埋层槽的制备过程示意图；
[0037]图2a_2f为本发明一【具体实施方式】中局部绝缘体上硅中埋层槽的制备过程示意图；
[0038]图3为本发明一优选实施方式中局部绝缘体上硅中埋层槽的制备工艺流程图。
【具体实施方式】
[0039]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0040]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述局部绝缘体上硅中埋层槽的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0041]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0042]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为