具有电磁干扰屏蔽层的半导体封装体、其制造方法
【专利说明】具有电磁干扰屏蔽层的半导体封装体、其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年12月23日向韩国知识产权局提交的申请号为10-2013-0160949的韩国专利申请的优先权，其全部内容通过弓I用合并于此。
技术领域
[0003]本公开的实施例涉及半导体封装体，并且更具体地涉及具有电磁干扰(EMI)屏蔽层的半导体封装体、其制造方法、包括其的电子系统以及包括其的存储卡。
【背景技术】
[0004]当从电子电路或电子系统产生的高频噪声影响其它电路或其他系统的性能时，电磁干扰(EMI)发生。电磁干扰也可能对人类有不利影响。通常情况下，试图抑制电磁干扰包括设计电子电路(或电子系统)来防止高频噪声的产生、屏蔽电子电路(或电子系统)来防止高频噪声的传播等。
【发明内容】
[0005]各种实施例涉及具有EMI屏蔽层的半导体封装体、其制造方法、包括其的电子系统以及包括其的存储卡。
[0006]根据一些实施例，一种半导体封装体，包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间的多个第一延伸接地线；芯片，其在衬底上；模制构件，其设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件，EMI屏蔽层沿着衬底的侧壁延伸，并且接触多个第一延伸接地线的端部。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。
[0007]根据进一步的实施例，一种半导体封装体包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间延伸的多个第一延伸接地线；第二接地线，其包括沿着衬底的边缘设置的第二内部接地线、和在第二内部接地线和衬底的侧壁之间延伸的多个第二延伸接地线；芯片，其在衬底上；模制构件，其被设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件且沿着衬底的侧壁延伸。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。多个第二延伸接地线包括暴露在衬底的侧壁处的端部。EMI屏蔽层接触多个第一延伸接地线的端部和多个第二延伸接地线的端部。
[0008]根据进一步的实施例，一种半导体封装体包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间延伸的多个第一延伸接地线；第二接地线，其包括沿着衬底的边缘设置的第二内部接地线、和在第二内部接地线与衬底的侧壁之间延伸的多个第二延伸接地线；第三接地线，其包括沿着衬底的边缘设置的第三内部接地线、和在第三内部接地线与衬底的侧壁之间延伸的多个第三延伸接地线；芯片，其在衬底上；模制构件，其被设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件且延伸至在衬底的侧壁上。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。多个第二延伸接地线包括暴露在衬底的侧壁处的端部。多个第三延伸接地线包括暴露在衬底的侧壁处的端部。EMI屏蔽层接触多个第一延伸接地线的端部、多个第二延伸接地线的端部以及多个第三延伸接地线的端部。
[0009]根据进一步的实施例，一种制造半导体封装体的方法包括以下步骤:提供具有多个接地线的衬底条，其中多个接地线包括多个横向布置的内部接地线、和在多个内部接地线之间延伸以将多个内部接地线彼此连接的多个延伸接地线。芯片被附接至衬底条的顶表面。模制层形成在衬底条的顶表面上以覆盖芯片。模制层和衬底条被分割以将衬底条分成具有侧壁的多个衬底，以将模制层分成多个模制构件，以及暴露出衬底的侧壁处的延伸接地线的端部。形成电磁干扰(EMI)屏蔽层以覆盖模制构件中的每个，并且沿着每个衬底的侧壁延伸。EMI屏蔽层接触延伸接地线的暴露出的端部。
[0010]根据进一步的实施例，一种电子系统包括:存储器和通过总线而与存储器耦接的控制器。存储器或控制器包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间的多个第一延伸接地线；芯片，其在衬底上；模制构件，其被设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件，EMI屏蔽层沿着衬底的侧壁延伸，并且接触多个第一延伸接地线的端部。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。
[0011]根据进一步的实施例，一种电子系统包括:存储器和通过总线而与存储器耦接的控制器。存储器或控制器包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间延伸的多个第一延伸接地线；第二接地线，其包括沿着衬底的边缘设置的第二内部接地线、和在第二内部接地线与衬底的侧壁之间延伸的多个第二延伸接地线；芯片，其在衬底上；模制构件，其被设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件，并且沿着衬底的侧壁延伸。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。多个第二延伸接地线包括暴露在衬底的侧壁处的端部。EMI屏蔽层接触多个第一延伸接地线的端部和多个第二延伸接地线的端部。
[0012]根据进一步的实施例中，一种电子系统包括:存储器和通过总线与存储器耦接的控制器。存储器或控制器包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间延伸的多个第一延伸接地线；第二接地线，其包括沿着衬底的边缘设置的第二内部接地线、和在第二内部接地线与衬底的侧壁之间延伸的多个第二延伸接地线；第三接地线，其包括沿着衬底的边缘设置的第三内部接地线、和在第三内部接地线与衬底的侧壁之间延伸的多个第三延伸接地线；芯片，其在衬底上；模制构件，其被设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件，并且延伸至衬底的侧壁上。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。多个第二延伸接地线包括暴露在衬底的侧壁处的端部。多个第三延伸接地线包括暴露在衬底的侧壁处的端部。EMI屏蔽层接触多个第一延伸接地线的端部、多个第二延伸接地线的端部以及多个第三延伸接地线的端部。
[0013]根据进一步的实施例，一种存储卡包括:存储器和适合用于控制存储器的操作的存储器控制器。存储器包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间的多个第一延伸接地线；芯片，其在衬底上；模制构件，其被设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件，EMI屏蔽层沿着衬底的侧壁延伸，并且接触多个第一延伸接地线的端部。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。
[0014]根据进一步的实施例，一种存储卡包括:存储器和适合用于控制存储器的操作的存储器控制器。存储器包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间延伸的多个第一延伸接地线；第二接地线，其包括沿着衬底的边缘设置的第二内部接地线、和在第二内部接地线与衬底的侧壁之间延伸的多个第二延伸接地线；芯片，其在衬底上；模制构件，其设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件，并且沿着衬底的侧壁延伸。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。多个第二延伸接地线包括暴露在衬底的侧壁处的端部。EMI屏蔽层接触多个第一延伸接地线的端部和多个第二延伸接地线的端部。
[0015]根据进一步的实施例，一种存储卡包括:存储器和适合用于控制存储器的操作的存储器控制器。存储器包括:衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间延伸的多个第一延伸接地线；第二接地线，其包括沿着衬底的边缘设置的第二内部接地线、和在第二内部接地线与衬底的侧壁之间延伸的多个第二延伸接地线；第三接地线，其包括沿着衬底的边缘设置的第三内部接地线、和在第三内部接地线与衬底的侧壁之间延伸的多个第三延伸接地线；芯片，其在衬底上；模制构件，其被设置在衬底上以覆盖芯片；以及电磁干扰(EMI)屏蔽层，其覆盖模制构件，并且沿着衬底的侧壁延伸。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。多个第二延伸接地线包括暴露在衬底的侧壁处的端部。多个第三延伸接地线包括暴露在衬底的侧壁处的端部。EMI屏蔽层接触多个第一延伸接地线的端部、多个第二延伸接地线的端部以及多个第三延伸接地线的端部。
【附图说明】
[0016]结合附图和所附详细描述，本发明的实施例将变得更加显然，其中:
[0017]图1是说明根据本公开的一个实施例的半导体封装体的截面图；
[0018]图2是说明包括在图1的半导体封装体中的第一接地线的布局图；
[0019]图3是说明包括在图1的半导体封装体中的第三接地线的布局图；
[0020]图4是说明根据本公开的另一个实施例的半导体封装体的截面图；
[0021]图5是说明包括在图4的半导体封装体中的第一接地线的布局图；
[0022]图6是说明包括在图4的半导体封装体中的第二接地线的布局图；
[0023]图7是说明包括在图4的半导体封装体中的第三接地线的布局图；
[0024]图8是说明根据本公开的另一个实施例的半导体封装体的截面图；
[0025]图9是说明包括在图8的半导体封装体中的第一接地线的布局图；
[0026]图10是说明包括在图8的半导体封装体中的第二接地线的布局图；
[0027]图11是说明包括在图8的半导体封装体中的第三接地线的布局图；
[0028]图12、14、15和16是说明根据本公开的一些实施例的制造半导体封装体的方法的截面图；
[0029]图13是说明根据本公开的一些实施例的制造半导体封装体的方法的布局图；
[0030]图17是说明包括根据本发明的一些实施例的半导体封装体的电子系统的框图；以及
[0031]图18是说明包括根据本发明的一些实施例的半导体封装体的另一个电子系统的框图。
【具体实施方式】
[0032]根据本公开的一个实施例的半导体封装体可以包括接地线和电磁干扰(EMI)屏蔽层。接地线可以包括内部接地线和多个延伸接地线。内部接地线可以沿着衬底的边缘运行，以形成闭环形状，并且多个延伸接地线可以从内部接地线延伸至达衬底的侧壁。因此，多个延伸接地线的端部可以暴露在衬底的侧壁处。
[0033]EMI屏蔽层可以接触延伸接地线的暴露出的端部和衬底的侧壁。因此，EMI屏蔽层可以接触衬底的侧壁、和可沿着衬底的侧壁交替的延伸接地线的暴露出的端部。结果，EMI屏蔽层的总粘合强度可以比EMI屏蔽层与接地线中的一个之间的粘合强度更高或更大。此夕卜，由于设置在衬底的底表面上的接地线包括延伸接地线，所以设置在衬底的底表面上的阻焊层也可以沿着衬底的边缘交替地接触衬底和接地线(例如，延伸接地线)。因而，即使阻焊层和接地线之间的粘合强度低，阻焊层和衬底之间的相对高的粘合强度也可以防止阻焊层从衬底脱离。