半导体结构及其制造方法
【技术领域】
[0001]本发明为关于一种半导体结构及其制造方法。
[0002](本申请要求于2013年12月13日递交的US14/106，462的美国专利的优先权和权利，该在先申请的全部内容作为参考引入本文。)
【背景技术】
[0003]随着电子工业的近期进展，正开发具有高效能的电子组件，且因此存在对于小型化及高密度封装的需求。因此，必须更密集地封装用于将IC连接至主机板的中介物(interposer)。封装的高紧密化可归因于IC的I/O的数目的增大，且亦已使得用于与中介物进行连接的方法更为有效。
[0004]愈发普及的中介物技术中的一者为倒装芯片(flip chip technology)结合。娃集成电路(IC)装置的制造处理流程中的倒装芯片装配由若干事实驱动。第一，当与习知线结合互连技术相关的寄生电感减小时，半导体装置的电效能可得以改良。第二，较之于线结合，倒装芯片装配在晶片与封装之间提供较高互连密度。第三，较之于线结合，倒装芯片装配消耗较少硅“占据面积”，且因此有助于节省硅区域且降低装置成本。及第四，当使用并行群式结合技术而非连续个别结合步骤时，可降低制造成本。
[0005]为了减小中介物的大小及其间距，已努力用金属凸块替换先前在倒装芯片结合中的基于焊料的互连球，尤其是努力藉由经修改的线球技术来产生金属凸块。通常，在半导体晶片的接触衬垫的铝层上产生金属凸块。随后，使用焊料将晶片附接至基板。所述等金属凸块用于针对LCD、记忆体、微处理器及微波RFIC的应用的倒装晶片封装。
【发明内容】
[0006]在一些实施例中，一种半导体结构包括装置、在所述装置上方的导电衬垫及安置在所述导电衬垫上的AgpxYx合金柱,其中AgpxYx合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中Agl_xYx合金的X在0.005至0.25的范围内。
[0007]在一些实施例中，Y包含Au及钯中的至少一者。
[0008]在一些实施例中，Agl_xYx合金柱具有30 μ m至100 μ m的高度。
[0009]在一些实施例中，所述半导体结构进一步包括覆盖部件，所述覆盖部件安置在所述Agl_xYx合金柱上且包括用于与另一半导体结构电连接的焊料材料。
[0010]在一些实施例中，所述覆盖部件具有自14111至511111的高度。
[0011]在一些实施例中，所述覆盖部件具有与AghYx合金柱的直径实质上相同的直径。
[0012]在一些实施例中，所述导电衬垫包括晶种层，所述晶种层包括与所述Agl_xYx合金柱介接的Ag或Ag合金。
[0013]在一些实施例中，一种半导体结构包括装置、所述装置上的导电衬垫、安置在所述装置上方且覆盖所述导电衬垫的一部分的钝化层，及包括安置在所述钝化层上方的Agl_xYx合金的再分布层(RDL)，其中Agl_xYx合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中Agl_xYx合金的X在0.005至0.25的范围内。
[0014]在一些实施例中，Y包含Au及Pd中的至少一者。
[0015]在一些实施例中，RDL由包含金的金属层覆盖。
[0016]在一些实施例中，所述RDL包括用于容纳导电线或导电凸块的焊盘部分。
[0017]在一些实施例中，所述RDL包括穿过所述钝化层且与所述导电衬垫电连接的通孔部分。
[0018]在一些实施例中，一种半导体结构包括:晶粒，其包括第一表面及与所述第一表面对置的第二表面；及通孔，其自所述第一表面至所述第二表面穿过所述晶粒，Ag1-Jx合金填充所述通孔，且其中Agl_xYx合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中Agl_xYx合金的X在0.005至0.25的范围内。
[0019]在一些实施例中，Y包含Au及Pd中的至少一者。
[0020]在一些实施例中，通孔为穿硅通孔(TSV)，且具有自3至20的纵横比。
[0021]在一些实施例中，所述通孔具有自5μπι至500μπι的高度。
[0022]在一些实施例中，所述半导体结构进一步包括导电衬垫，其在所述通孔的末端安置在所述第一表面或所述第二表面上。
[0023]在一些实施例中，所述导电衬垫经组态用于容纳导电凸块、导电柱或另一导电衬垫且用于与另一半导体结构结合。
[0024]在一些实施例中，所述导电衬垫包括银或金。
[0025]在一些实施例中，所述半导体结构进一步包括安置在Agl_xYx合金与通孔的侧壁之间的晶种层。
[0026]在一些实施例中，晶粒包括面向下的有效侧，Agl_xYx合金柱安置在所述晶粒的有效侧上方，且接点经组态用于与Agl_xYx合金柱结合且电连接，其中Agl_xYx合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中Agl_xYx合金的X在0.005至0.25的范围内。
[0027]在一些实施例中，Y包含Au及Pd中的至少一者。
[0028]在一些实施例中，所述接点为扁平无引线，其包括用于容纳Agl_xYx合金柱的顶表面及用于安装在另一半导体结构上的暴露的底表面。
[0029]在一些实施例中，所述扁平无引线与Agl_xYx合金柱结合以成为倒装芯片双边扁平无引线(FCDFN)封装。
[0030]在一些实施例中，所述半导体结构进一步包括基板，所述基板包括用于安置所述接点的第一表面及与所述第一表面对置用于安置配置成球状栅格阵列(BGA)的复数个导电凸块的第二表面。在一些实施例中，Agl_xYx合金柱与安置在所述基板上的所述接点结合且电连接以成为倒装芯片球状栅格阵列封装(FCBGA)。
[0031]在一些实施例中，一种用于制造一半导体结构的方法包括:制备基于氰化物的镀敷溶液，其包括KAg (CN)2、KAu (CN) 2、K2Pd(CN)4中的至少一者；将所述半导体结构浸没于所述镀敷溶液中；将0.1ASD至1.0ASD的电镀电流密度施加至所述半导体结构以自所述镀敷溶液还原银离子、金离子或钯离子；及在所述半导体结构上形成Agl_xYx合金结构，其中AgpxYx合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中AgpxYx合金的X在0.005至0.25的范围内。
[0032]在一些实施例中，在所述半导体结构上形成所述Agl_xYx合金结构包含在安置在所述半导体结构的装置上的导电衬垫上电镀Agl_xYx合金柱。
[0033]在一些实施例中，在所述半导体结构上形成theAgl_xYx合金结构包含在安置在所述半导体结构的装置上方的钝化层上电镀Agl_xYx合金RDL。
[0034]在一些实施例中，所述方法进一步包括藉由电镀操作或无电极镀敷操作在所述AgpxYx合金RDL上形成金属层。
[0035]在一些实施例中，形成Agl_xYx合金结构包括:形成自晶粒的第一表面朝向所述晶粒的与所述第一表面对置的第二表面延伸的穿硅通孔(TSV);及用所述AghYx合金填充所述 TSV。
[0036]在一些实施例中，形成所述TSV包括按预定图案在所述晶粒的第一表面上安置遮罩层；及藉由蚀刻操作自所述第一表面移除所述晶粒的一部分。
[0037]在一些实施例中，形成所述TSV包括雷射钻孔操作。
[0038]在一些实施例中，形成所述Agl_xYx合金结构包括自所述第二表面研磨所述晶粒以暴露所述AghYx合金。
【附图说明】
[0039]当结合附图阅读时，可自以下详细描述最佳地理解本发明的态样。应强调，根据工业中的标准实务，各种特征不按比例绘制。实际上，为了论述的清楚起见，可任意增大或减小各种特征的尺寸。
[0040]图1为根据本发明的一些实施例的银合金凸块结构的横截面图；
[0041]图2为根据本发明的一些实施例的粒径分散曲线；
[0042]图3为根据本发明的一些实施例的银合金凸块结构的横截面图；
[0043]图4为根据本发明的一些实施例的多层凸块结构的横截面图；
[0044]图5为根据本发明的一些实施例的具有覆盖部件的银柱结构的横截面图；
[0045]图6为根据本发明的一些实施例的具有银合金凸块结构的膜上晶片(COF)半导体结构的横截面图；
[0046]图7为根据本发明的一些实施例的展示于图6中的接头部分的放大视图；
[0047]图8为根据本发明的一些实施例的具有多层凸块结构的膜上晶片(COF)半导体结构的横截面图；
[0048]图9为根据本发明的一些实施例的展示于图8中的接头部分的放大视图；
[0049]图10为根据本发明的一些实施例的具有银合金柱及覆盖部件的膜上晶片(COF)半导体结构的横截面图；
[0050]图11为根据本发明的一些实施例的具有银合金凸块结构的玻璃上晶片(COG)半导体结构的横截面图；
[0051]图12为根据本发明的一些实施例的具有多层凸块结构的玻璃上晶片(COG)半导体结构的横截面图；
[0052]图13为根据本发明的一些实施例的具有多层凸块结构的玻璃上晶片(COG)半导体结构的横截面图；
[0053]图14至图20展示根据本发明的一些实施例的制造银合金柱结构的操作。
[0054]图21为根据本发明的一些实施例的具有重分布层(RDL)的半导体结构的俯视图；
[0055]图22为根据本发明的一些实施例的具有沿图21的AA’的重分布层(RDL)的半导体结构的横截面图；
[0056]图23为根据本发明的一些实施例的具有包括金属层的重分布层(RDL)的半导体结构的横截面图；
[0057]图24至图31展示根据本发明的一些实施例的制造重分布层(RDL)的操作；
[0058]图32为根据本发明的一些实施例的具有若干穿硅通孔(TSV)的晶粒的横截面图；
[0059]图33为根据本发明的一些实施例的经堆叠且藉由穿硅通孔(TSV)彼此连接的若干晶粒的横截面图；
[0060]图34为根据本发明的一些实施例的安装于基板上的若干经堆叠晶粒的横截面图；
[0061]图35至图41展示根据本发明的一些实施例的制造镀敷有银合金的穿硅通孔(TSV)的操作；
[0062]图42为根据本发明的一些实施例的双边扁平无引线(DFN)封装的俯视图；
[0063]图43为根据本发明的一些实施例的沿图42的BB’的双边扁平无引线(DFN)封装的横截面图 '及
[0064]图44为根据本发明的一些实施例的具有银合金柱的倒装芯片球状栅格阵列(FCBGA)封装的横截面图。
[0065]附图标识:
[0066]10银合金凸块结构
[0067]20银合金凸块结构
[0068]30多层凸块结构
[0069]40银柱结构
[0070]50膜上晶片(COF)半导体封装
[0071]60膜上晶片(COF)半导体封装
[0072]70膜上晶片(COF)半导体封装
[0073]80玻璃上晶片(COG)半导体封装
[0074]90玻璃上晶片(COG)半导体封装
[0075]110玻璃上晶片(COG)半导体封装
[0076]100 装置
[0077]100’ 容器
[0078]100A 入口
[0079]100B 出口
[0080]101银合金凸块
[0081]1lA 晶粒
[0082]1lB 顶表面
[0083]1lC 底表面
[0084]1lD 侧壁
[0085]102导电衬垫
[0086]102A 顶表面
[0087]103钝化层
[0088]104凸块下金属化(UBM)层
[0089]105晶种层
[0090]107金属层
[0091]109第一遮罩层
[0092]109A 开口
[0093]111 阳极
[0094]112 阴极
[0095]113电镀浴
[0096]114覆盖部件
[0097]115 Agl_xYx 合金柱
[0098]115A 顶表面
[0099]301可挠性膜
[0100]301A 第一表面
[0101]301B 第二表面
[0102]302导电层
[0103]303 点框
[0104]304底部填充材料
[0105]305阻焊剂图案
[0106]306焊料层
[0107]307 点框
[0108]308焊料层
[0109]401透明基板
[0110]401A 第一表面
[0111]402导电迹线
[0112]406 ACF
[0113]406A塑胶球体
[0114]501 晶粒
[0115]501-1 晶粒
[0116]501-2 晶粒
[0117]501-3 晶粒
[0118]501A 第一表面
[0119]501A’新第一表面
[0120]501A-1 第一表面[0121 ]501A-2 第一表面
[0122]501A-3 第一表面
[0123]50IB 第二表面
[0124]501B’新第二表面
[0125]501B-1 第二表面
[0126]501B-2 第二表面
[0127]501B-3 第二表面
[0128]502金属结构
[0129]502-1金属结构
[0130]502-2金属结构
[0131]502-3金属结构
[0132]502A