一种横向扩散半导体器件及其制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种横向扩散半导体器件及其制备方法。
【背景技术】
[0002]随着半导体行业的迅猛发展，PIC(Power Integrated Circuit,功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，DMOS (Double Diffused M0SFET，双扩散金属氧化物半导体场效应管)具有工作电压高、工艺简单、易于同低压CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。
[0003]DMOS主要有两种类型垂直双扩散金属氧化物半导体场效应管VDM0SFET (verticaldouble-diffused MOSFET，简称VDM0S)和横向双扩散金属氧化物半导体场效应LDM0SFET(lateral double-diffused MOSFET，简称 LDM0S)。LDMOS 由于更容易与 CMOS 工艺兼容而在业内被广泛地采用。
[0004]横向扩散金属氧化物半导体晶体管(Lateral Diffus1n Metal OxideSemiconductor, LDMOS)在集成电路涉及以及制造中有着重要的地位，例如高压横向扩散金属氧化物半导体晶体管(HV LDMOS)便被广泛使用在薄膜晶体管液晶显示屏的驱动芯片中。一般而言，LDMOS晶体管在使用上需要具有较高的源漏击穿电压(Breakdown Voltagebetween Drain and Source, BVDS)与低的开启电阻，以提高元件的效能。
[0005]现有技术中的LDMOS的制备方法如图1a-1b所示，首先提供半导体衬底101，在所述半导体衬底中形成遮蔽层103，然后在所述半导体衬底中形成阱区，然后退火，接着在所述半导体衬底中形成漂移区，然后去除所述遮蔽层103，在所述半导体衬底101上形成栅极介电层104以及栅极材料层105，然后图案化所述栅极介电层104以及栅极材料层105，形成栅极结构，并且在所述栅极结构的侧壁上形成间隙壁，然后执行源漏注入，形成源漏区，所述源漏区分别位于阱区以及所述漂移区中，形成所述LDM0S。
[0006]所述结构的LDMOS满足耐高压、实现功率控制等方面的要求，与常规晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显，而且LDMOS由于更容易与CMOS工艺兼容而被广泛采用。但是所述结构的LDMOS仍然存在源漏击穿电压(Breakdown Voltage between Drain and Source, BVDS)仍然较低，达不到器件进一步发展的需要，所述源漏很容易被击穿，造成器件损坏。
[0007]因此，虽然LDMOS具有很多常规晶体管所不具备的特性，但是由于其击穿电压较低，在很大程度上限制了所述LDMOS的发展和应用，所以需要对现有LDMOS的结构进行改进，以进一步提高LDMOS的源漏击穿电压，进一步提高LDMOS晶体管的性能。
【发明内容】
[0008]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0009]本发明提供了一种横向扩散半导体器件的制备方法，包括:
[0010]提供半导体衬底，所述半导体衬底中形成有阱区和漂移区；
[0011]在所述半导体衬底上形成阶梯形栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；
[0012]在所述阶梯形栅极介电层上形成栅极结构，并执行源漏注入，以在所述栅极结构的两侧形成源漏区。
[0013]作为优选，在所述半导体上形成所述阱区以及漂移区的方法为:
[0014]在所述半导体衬底上形成遮蔽层，以覆盖所述半导体衬底；
[0015]执行离子注入步骤，然后进行高温退火，以在所述半导体衬底中形成所述阱区；
[0016]再次执行离子注入步骤并退火，以在所述半导体衬底中形成所述漂移区；
[0017]去除所述遮蔽层。
[0018]作为优选，在形成所述阱区之后，形成所述漂移区之前还包括在所述阱区内形成浅沟槽隔离结构的步骤。
[0019]作为优选，在执行源漏注入步骤之前还包括在所述栅极结构的侧壁上形成间隙壁的步骤。
[0020]作为优选，所述方法还进一步包括在所述半导体衬底以及所述栅极结构上形成自对准硅化物的步骤。
[0021]作为优选，在所述半导体衬底上形成所述阶梯形栅极介电层的步骤包括:
[0022]在所述半导体衬底上形成第一栅极介电层，以覆盖所述半导体衬底；
[0023]图案化所述第一栅极介电层，以去除位于所述沟道区上方的部分所述第一栅极介电层，露出所述半导体衬底；
[0024]在露出的所述半导体衬底以及剩余的所述第一栅极介电层上沉积第二栅极介电层，以形成阶梯形的栅极介电层。
[0025]本发明还提供了一种横向扩散半导体器件，包括:
[0026]半导体衬底；
[0027]阱区，位于所述半导体衬底中；
[0028]漂移区，位于所述半导体衬底中所述阱区的一侧；
[0029]栅极结构，位于所述半导体衬底上，包括位于所述半导体衬底上呈阶梯形的栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；
[0030]源区和漏区，位于所述栅极结构的两侧。
[0031]作为优选，所述器件还进一步包括浅沟槽隔离结构，位于所述阱区中。
[0032]作为优选，所述栅极结构还进一步包括位于栅极侧壁上的间隙壁。
[0033]作为优选，所述阱区和所述漂移区相邻接，所述源区和所述漏区分别位于所述阱区和所述漂移区中。
[0034]本发明所述的半导体器件，在本发明中通过在所述半导体衬底上形成高度不一的阶梯型栅极介电层，进一步的形成栅极结构，通过所述方法来提高器件的源漏击穿电压(Breakdown Voltage between Drain and Source, BVDS),使器件的性能进一步提高。
【附图说明】
[0035]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0036]图1a-1b为现有技术中LDMOS晶体管的制备过程示意图；
[0037]图2a_2d为本发明一【具体实施方式】中LDMOS晶体管的制备过程示意图；
[0038]图3a_3b为本发明一优选实施方式中LDMOS晶体管的制备过程示意图；
[0039]图4为本发明一优选实施方式中LDMOS晶体管的制备工艺流程图。
【具体实施方式】
[0040]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0041]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述LDMOS晶体管及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0042]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“