半导体装置及其制造方法与流程

相关申请的交叉引用

2016年3月28日提交的日本专利申请no.2016-063040的公开内容(包括说明书、附图和摘要)通过引用整体地并入本文。

本发明涉及半导体装置及其制造方法，并且可以用于制造例如具有金属栅极电极的半导体装置。

背景技术：

作为要形成在可以小型化的下一代微计算机的逻辑部分中的晶体管，已知包括金属栅极电极和高介电常数膜(高k膜)的晶体管。作为形成这种晶体管的方法，已知所谓的后栅工艺，其在衬底之上形成伪栅极电极，然后用金属栅极电极替换伪栅极电极。

作为电可写/可擦除非易失性半导体存储装置，已经广泛使用具有在misfet(金属绝缘体半导体场效应晶体管)的栅极电极下方的被氧化物膜包围的导电浮栅极电极或捕获绝缘膜的存储器单元。使用捕获绝缘膜的非易失性半导体存储装置的示例包括monos(金属氧化物氮化物半导体)分裂栅极单元。

专利文献1(日本未审查专利公开no.2014-154790)描述了在将存储器单元与逻辑部分中misfet合并的情况下，在misfet的源极/漏极区域之上形成硅化物层。随后，通过后栅工艺形成misfet的金属栅极电极，然后在存储器单元的栅极电极之上形成硅化物层。

专利文献2(pct申请的日文翻译no.2002-526920)中描述了在形成伪栅极电极和氮化物膜依次层叠的多层膜并沉积了多层膜将要埋入其中的氧化物膜之后，抛光氧化物膜的上表面以暴露氮化物膜。随后，去除氮化物膜和伪栅极电极，并且在所得的沟槽中，形成金属栅极电极。

[相关文献]

[专利文献]

[专利文献1]日本未审查专利公开no.2014-154790

[专利文献2]pct申请的日文翻译no.2002-526920

技术实现要素：

在其中执行后栅工艺的半导体装置的制造工艺期间，可以在稍后用金属栅极电极替换的伪栅极电极之上形成氮化硅膜作为帽绝缘膜。然后，形成其中将要埋入伪栅极电极和氮化硅膜的二氧化硅膜。随后，从上方抛光二氧化硅膜和氮化硅膜以暴露伪栅极电极的上表面。

此时，由于抛光氮化硅和二氧化硅的速率不同，二氧化硅膜被过度抛光，并且二氧化硅膜的上表面凹陷，导致所谓的凹坑的问题。在制造工艺期间，凹坑可能导致残留物、有缺陷的接触插塞形成、栅极电极和源极/漏极区域之间的短路等。

从本说明书和附图中的陈述，本发明的其它问题和新颖特征将变得明显。

以下是对本申请中公开的代表性实施例的概要的简要描述。

在一个实施例中的制造半导体装置的方法中，当通过后栅工艺形成misfet时，通过抛光层间绝缘膜的上表面，暴露由氮化硅膜制成并在伪栅极电极之上形成的帽绝缘膜。然后，通过蚀刻去除帽绝缘膜。随后，对层间绝缘膜的上表面进行抛光。然后，用金属栅极电极替换伪栅极电极。

在另一个实施例的半导体装置中，层间绝缘膜埋入在多个misfet的相应的栅极电极之间的空间中，以暴露栅极电极的上表面，并且层间绝缘膜的上表面的位置比栅极电极中的每一个的上表面的位置高。

根据一个实施例，可以提高半导体装置的可靠性。特别地，可以防止由于凹坑导致的接触故障的发生。

附图说明

图1是实施例1的半导体装置在其制造工艺期间的截面图；

图2是半导体装置在其接着图1的制造工艺期间的截面图；

图3是半导体装置在其接着图2的制造工艺期间的截面图；

图4是半导体装置在其接着图3的制造工艺期间的截面图；

图5是半导体装置在其接着图4的制造工艺期间的截面图；

图6是半导体装置在其接着图5的制造工艺期间的截面图；

图7是半导体装置在其接着图6的制造工艺期间的截面图；

图8是半导体装置在其接着图7的制造工艺期间的截面图；

图9是半导体装置在其接着图8的制造工艺期间的截面图；

图10是半导体装置在其接着图9的制造工艺期间的截面图；

图11是半导体装置在其接着图10的制造工艺期间的截面图；

图12是半导体装置在其接着图11的制造工艺期间的截面图；

图13是半导体装置在其接着图12的制造工艺期间的截面图；

图14是半导体装置在其接着图13的制造工艺期间的截面图；

图15是半导体装置在其接着图14的制造工艺期间的截面图；

图16是半导体装置在其接着图15的制造工艺期间的截面图；

图17是半导体装置在其接着图16的制造工艺期间的截面图；

图18是半导体装置在其接着图17的制造工艺期间的截面图；

图19是半导体装置在其接着图18的制造工艺期间的截面图；

图20是半导体装置在其接着图19的制造工艺期间的截面图；

图21是半导体装置在其接着图20的制造工艺期间的截面图；

图22是半导体装置在其接着图21的制造工艺期间的截面图；

图23是半导体装置在其接着图22的制造工艺期间的截面图；

图24是半导体装置在其接着图23的制造工艺期间的截面图；

图25是示出在“写入”、“擦除”和“读取”操作期间将电压施加到所选择的存储器单元的各个部分的条件下的示例的表格；

图26是实施例2的半导体装置在其制造工艺期间的截面图；

图27是半导体装置在其接着图26的制造工艺期间的截面图；

图28是半导体装置在其接着图27的制造工艺期间的截面图；

图29是实施例3的半导体装置在其制造工艺期间的截面图；

图30是半导体装置在其接着图29的制造工艺期间的截面图；

图31是半导体装置在其接着图30的制造工艺期间的截面图；

图32是比较例的半导体装置在其制造工艺期间的截面图；

图33是半导体装置在其接着图32的制造工艺期间的截面图；

图34是半导体装置在其接着图33的制造工艺期间的截面图；以及

图35是半导体装置在其接着图34的制造工艺期间的截面图。

具体实施方式

下面将基于附图详细描述实施例。注意，在用于示出实施例的所有附图中，具有相同功能的构件由相同的附图标记表示，并且省略其重复描述。此外，在以下实施例中，除非特别需要，否则原则上将不重复对相同或相似部分的描述。

本实施例和以下实施例中的每一个中的半导体装置是包括非易失性存储器(非易失性存储元件、闪存存储器或非易失性半导体存储装置)的半导体装置。在本实施例中，将根据基于n沟道misfet(金属绝缘体半导体场效应晶体管)的存储器单元来描述非易失性存储器。

此外，在本实施例和下面的实施例中的每一个中，极性(在写入/擦除/读取操作期间施加的电压或载流子的极性)旨在描述基于n沟道misfet的存储器单元的操作。在基于p沟道misfet的存储器单元的情况下，原理上相同的操作可以通过反转施加的电位的所有极性、载流子的所有导电类型等来获得。在本申请中给出的描述中，通过金属膜和半导体膜之间的反应形成的硅化物层与半导体膜区分开。也就是说，本申请中提到的硅化物是金属和硅的化合物，而不是半导体。

(实施例1)

<关于半导体装置的制造工艺>

参照图1至24，将对实施例1的制造半导体装置的方法进行描述。

图1至24是实施例1的半导体装置在其制造工艺期间的截面图。图1至24中的每一个以左到右方向的顺序示出了存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d。图1至24中的每一个示出了在存储器单元区域1a中的非易失性存储器中的存储器单元的形成，在第一和第二较低击穿电压晶体管区域1b和1d中的相应的较低击穿电压misfet的形成以及较高击穿电压晶体管区域1c中的较高击穿电压晶体管的形成。

在这里描述的情况下，包括n沟道misfet(控制晶体管和存储器晶体管)的存储器单元形成在存储器单元区域1a中。然而，也可以反转导电类型并在存储器单元区域1a中形成p沟道misfet(控制晶体管和存储器晶体管)。同样地，在本文所述的情况下，在第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中形成n沟道misfet。然而，也可以反转导电类型并在其中形成p沟道misfet。

也可以在第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中形成n沟道misfet和p沟道misfet这两者，即cmisfet(互补型misfet)。在第一较低击穿电压晶体管区域1b中，较低击穿电压晶体管相对密集地形成。在第二较低击穿电压晶体管区域1d中，较低击穿电压晶体管相对稀疏地形成。换句话说，形成在第一较低击穿电压晶体管区域1b中的多个伪栅极电极、金属栅极电极等的栅极图案之间的距离小于在第二较低击穿电压晶体管区域1d中形成的多个伪栅极电极、金属栅极电极等的栅极图案之间的距离。

在实施例1的半导体装置的制造工艺期间，首先，如图1所示，提供半导体衬底(半导体晶片)sb，其由具有例如约1至10ωcm等的比电阻的p型单晶硅(si)制成。然后，在半导体衬底sb的主表面中，形成限定有源区域的多个隔离区域ei。

隔离区域ei由诸如二氧化硅的绝缘体制成，并且可以通过例如sti(浅沟槽隔离)方法、locos(硅的局部氧化)方法等制成。隔离区域ei由埋入在半导体衬底sb的主表面中的绝缘膜制成，位于例如存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d之间。

接下来，在位于存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的半导体衬底sb的主表面中，形成p型阱。可以通过将诸如硼(b)的p型杂质离子注入到半导体衬底sb中来形成p型阱。注意，在形成存储器单元、较高击穿电压misfet、较低击穿电压misfet等的相应的区域中形成的p型阱可以在相同的离子注入步骤中形成，但是也可以在不同的离子注入步骤中在相应的区域中形成，以优化各个元件的特性。

接下来，如图2所示，在半导体衬底sb的主表面之上，形成用于较高击穿电压晶体管的栅极绝缘膜的绝缘膜if1。也就是说，具有相对较大厚度的绝缘膜if1形成在位于存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的半导体衬底sb的上表面之上。例如可以使用二氧化硅膜作为绝缘膜if1。

位于较高击穿电压晶体管区域1c中的绝缘膜if1是用作稍后形成的较高击穿电压晶体管的栅极绝缘膜的膜。因此，绝缘膜if1需要具有约5至12v的耐受性能，因此需要具有约15至20nm的膜厚度。此处形成的绝缘膜if1的厚度例如为16nm。绝缘膜if1可以通过例如干法氧化法、湿法氧化法或issg(原位蒸汽生成)氧化法形成。

替换地，绝缘膜if1也可以通过例如cvd(化学气相沉积)法形成。在这种情况下，绝缘膜if1由例如teos(正硅酸乙酯)膜或hto(高温二氧化硅)膜制成。绝缘膜if1也可以通过上述任意氧化方法和cvd法的组合形成。在这种情况下，例如，首先通过氧化法形成具有6nm的膜厚度的绝缘膜，然后通过cvd法在其之上沉积具有10nm厚度的绝缘膜，以形成具有包括这些绝缘膜的多层结构的绝缘膜if1。

随后，使用光刻技术和蚀刻方法，对绝缘膜if1图案化，以暴露位于存储器单元区域1a、第一较低击穿电压晶体管区域1b和第二较低击穿电压晶体管区域1d中的每一个中的半导体衬底sb的主表面。

随后，在位于存储器单元区域1a、第一较低击穿电压晶体管区域1b和第二较低击穿电压晶体管区域1d中的每一个中的半导体衬底sb的主表面之上，形成由例如二氧化硅膜制成的绝缘膜if2。绝缘膜if2用作在后续工艺步骤中形成的较低击穿电压晶体管和控制晶体管的相应的栅极电极。绝缘膜if2的厚度小于绝缘膜if1的厚度。绝缘膜if2通过例如热氧化法形成。

然后，使用例如cvd法，在半导体衬底sb之上形成由多晶硅膜制成的多晶硅膜ps1，以覆盖绝缘膜if1的上表面。也可以在其沉积期间形成非晶硅膜作为多晶硅膜ps1，然后通过随后的热处理将由非晶硅膜制成的多晶硅膜ps1改变为由多晶硅膜制成的多晶硅膜ps1。也可以通过在多晶硅膜ps1的沉积期间将杂质引入多晶硅膜ps1中、在多晶硅膜ps1沉积之后将杂质离子注入到多晶硅膜ps1中等，来将多晶硅膜ps1改变为低电阻半导体膜(掺杂的多晶硅膜)。作为要引入到多晶硅膜ps1中的n型杂质，例如可以适当地使用磷(p)。多晶硅膜ps1的膜厚度例如为约100nm。

然后，在多晶硅膜ps1之上，使用例如cvd法形成绝缘膜if3。绝缘膜if3是由例如氮化硅(sin)制成的帽绝缘膜。绝缘膜if3的膜厚度例如为不小于60nm。这里形成的绝缘膜if3具有例如80nm的厚度。

接下来，如图3所示，使用光刻技术和蚀刻技术对存储器单元区域1a中的包括绝缘膜if3、多晶硅膜ps1和绝缘膜if2的多层膜进行图案化。结果，在存储器单元区域1a中，形成由绝缘膜if2制成的栅极绝缘膜gi。此外，通过蚀刻步骤，在存储器单元区域1a中形成由多晶硅膜ps1制成的控制栅极电极cg。每个控制栅极电极cg具有在平面图中在预定方向上延伸的图案。预定方向，即栅极宽度方向，对应于图3中的深度方向。

上述图案化步骤可以例如如下进行。也就是说，使用光刻技术和干法蚀刻方法处理存储器单元区域1a中的绝缘膜if3、多晶硅膜ps1和绝缘膜if2。由此，形成控制栅极电极cg和栅极绝缘膜gi。注意，由于第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d被光致抗蚀剂膜(掩模图案)覆盖，所以这些区域中的多晶硅膜ps1和绝缘膜if3不被处理并保留。

替换地，也可以首先形成光致抗蚀剂膜，使用光致抗蚀剂膜作为掩模处理存储器单元区域1a中的绝缘膜if3，然后去除光致抗蚀剂膜，并且随后使用绝缘膜if3作为掩模来处理多晶硅膜ps1和绝缘膜if2。

接下来，如图4所示，在半导体衬底sb的整个主表面之上，形成用于在稍后形成的存储器单元中包括的存储器晶体管的栅极绝缘膜的ono(氧化物-氮化物-氧化物)膜on。ono膜on覆盖半导体衬底sb的上表面以及存储器单元区域1a中各自包括栅极绝缘膜gi、绝缘膜if3和控制栅极电极cg的多层膜的侧壁和上表面，同时覆盖第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域id中包括绝缘膜if1和if2、多晶硅膜ps1和绝缘膜if3的多层膜的侧壁和上表面。

ono膜on是具有内部电荷存储部分的绝缘膜。具体地，ono膜on由多层膜制成，多层膜包括在半导体衬底sb之上形成的第一二氧化硅膜(底部氧化物膜)、在第一二氧化硅膜之上形成的氮化硅膜(电荷存储膜)以及在氮化硅膜之上形成的第二二氧化硅膜(顶部氧化物膜)。在以下描述中使用的每个截面图中，为了更好地说明，省略了ono膜on的多层结构的描绘。即，ono膜on具有包括上述三层的绝缘膜的多层结构，但是在以下描述中使用的附图中，省略了包括在ono膜on中的膜之间的边界的描绘，并且ono膜on示出为一个膜。

第一和第二二氧化硅膜可以使用例如氧化工艺(热氧化工艺)、cvd法或它们的组合来形成。此时，对于氧化工艺，也可以使用issg氧化。氮化硅膜可以使用例如cvd法形成。

在实施例1中，形成氮化硅膜作为包括在每个存储器单元中并具有陷阱能级的绝缘膜(电荷存储层)。就可靠性等而言，氮化硅膜作为用作电荷存储层的膜是适当的。然而，用作电荷存储层的膜不限于氮化硅膜。例如，也可以使用具有比氮化硅膜的介电常数高的介电常数的高介电常数膜(高介电常数绝缘膜)作为电荷存储层或电荷存储部分，例如氧化铝(氧化铝)膜、氧化铪膜或氧化钽膜。

第一二氧化硅膜的厚度可以调节为例如约2至10nm。氮化硅膜的厚度可以调节为例如约5至15nm。第二二氧化硅膜的厚度可以调节为例如约2至10nm。

随后，在半导体衬底sb的整个主表面之上，使用例如cvd法形成多晶多晶硅膜ps2，以覆盖ono膜on的顶表面。结果，暴露在存储器单元区域1a中的ono膜on的侧壁和上表面被多晶硅膜ps2覆盖。也就是说，多晶硅膜ps2隔着ono膜on形成在控制栅极电极cg的侧壁之上。

多晶硅膜ps2的厚度例如为40nm。也可以在其沉积期间形成非晶硅膜作为多晶硅膜ps2，然后通过随后的热处理将由非晶硅膜制成的多晶硅膜ps2改变为由多晶硅膜制成的多晶硅膜ps2。在多晶硅膜ps2中，例如，以相对高的浓度引入p型杂质(例如，硼(b))。多晶硅膜ps2用于形成后述的存储器栅极电极。

在特定膜的情况下，本文提到的膜厚度是指在垂直于特定膜下面的膜的顶表面的方向上的特定膜的厚度。在例如多晶硅膜ps2沿着沿着半导体衬底sb的主表面的表面(例如ono膜on的上表面)并在其之上形成的情况下，多晶硅膜ps2的膜厚度是指多晶硅膜ps2在垂直于半导体衬底sb的主表面的方向上的厚度。在多晶硅膜ps2的与垂直于半导体衬底sb的主表面的壁(例如ono膜on的侧壁)接触形成的部分的情况下，其膜厚度是指多晶硅膜ps2在垂直于侧壁的方向上的厚度。

接下来，如图5所示，使用各向异性蚀刻技术对多晶硅膜ps2进行回刻(蚀刻、干法蚀刻或各向异性蚀刻)，以暴露ono膜on的上表面。在回刻步骤中，多晶硅膜ps2被各向异性地蚀刻(回刻)以隔着ono膜on留在包括栅极绝缘膜gi、绝缘膜if3和控制栅极电极cg的多层膜中的每一个的两个侧壁之上的侧壁间隔物形状中。

因此，在存储器单元区域1a中，隔着ono膜on形成在上述多层膜的两个侧壁之上的保留在侧壁间隔物形状中的多晶硅膜ps2制成的存储器栅极电极mg。此外，通过上述回刻工艺，ono膜on的上表面在第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中暴露。

随后，使用光刻技术，在半导体衬底sb之上形成抗蚀剂膜(未示出)，以覆盖与每个控制栅极电极cg的一个侧壁相邻的存储器栅极电极mg，并且暴露与控制栅极电极cg的另一侧壁相邻的多晶硅膜ps2。然后，使用抗蚀剂膜作为蚀刻掩模，执行蚀刻以去除与存储器栅极电极mg相对形成的相对于控制栅极电极cg插入其间的多晶硅膜ps2。然后，去除抗蚀剂膜。在蚀刻步骤中，被抗蚀剂膜覆盖的存储器栅极电极mg不被蚀刻并保留。在这里执行的蚀刻步骤中，隔着ono膜on与多晶硅膜ps1的侧壁相邻的侧壁形状的多晶硅膜ps2也被去除。

随后，通过蚀刻去除未被存储器栅极电极mg覆盖的ono膜on的暴露部分。此时，在存储器单元区域1a中，存储器栅极电极mg正下方的ono膜on不被去除并保留。同样，位于各自包括栅极绝缘膜gi、绝缘膜if3以及控制栅极电极cg的多层膜与存储器栅极电极mg之间的ono膜on也未被去除并保留。由于从其它区域去除了ono膜on，因此在存储器单元区域1a中，半导体衬底sb的上表面暴露，并且上述多层膜的上表面暴露。另一方面，在第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中，绝缘膜if3的上表面暴露。此外，暴露控制栅极电极cg的与存储器栅极电极mg不相邻的侧壁。

因此，在半导体衬底sb之上，隔着各自具有内部电荷存储部分的ono膜on形成存储器栅极电极mg，以便与控制栅极电极cg相邻。

接下来，如图6所示，在第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中，使用光刻技术和蚀刻技术对绝缘膜if3、多晶硅膜ps1以及绝缘膜if1和if2进行图案化。因此，在第一较低击穿电压晶体管区域1b中，形成由多晶硅膜ps1制成的多个伪栅极电极dg1。在较高击穿电压晶体管区域1c中，形成由多晶硅膜ps1制成的伪栅极电极dg2。在第二较低击穿电压晶体管区域1d中，形成由多晶硅膜ps1制成的伪栅极电极dg3。

在第一较低击穿电压晶体管区域1b中，多个伪栅极电极dg1形成为彼此靠近。也就是说，在第一较低击穿电压晶体管区域1b中，多个伪栅极电极dg1的图案高度密集。相比之下，在第二较低击穿电压晶体管区域1d中，也可以形成多个伪栅极电极dg3，但是这些伪栅极电极dg3形成为彼此间隔较远。也就是说，在第二较低击穿电压晶体管区域1d中，伪栅极电极dg3的图案不那么密集。换句话说，相邻伪栅极电极dg1之间的距离小于相邻伪栅极电极dg3之间的距离。

第一和第二较低击穿电压晶体管区域1b和1d中的伪栅极电极dg1和dg3的相应的栅极长度小于较高击穿电压晶体管区域1c中的伪栅极电极dg2的栅极长度。

接下来，如图7所示，在半导体衬底sb的主表面中形成源极/漏极区域sd对。源极/漏极区域sd中的每一个包括具有相对低的杂质浓度的延伸区域和具有比延伸区域的杂质浓度高的杂质浓度的扩散区域，并且具有ldd(轻掺杂漏极)结构。然而，在图7和其后的用于描述的附图中，在图示中省略了延伸区域和扩散区域之间的区别。也就是说，在图7和随后的附图中，延伸区域和扩散区域被共同示出为源极/漏极区域sd中的每一个。

在形成源极/漏极区域sd的步骤中，首先，使用离子注入法等形成多个延伸区域(n^-型半导体区域或杂质扩散区域)。也就是说，通过使用绝缘膜if3、存储器栅极电极mg等作为掩模，使用离子注入法将诸如砷(as)或磷(p)的n型杂质引入到半导体衬底sb中以形成多个延伸区域。在形成延伸区域之前，也可以由例如氮化硅膜、二氧化硅膜或其多层膜形成覆盖各自包括栅极绝缘膜gi、控制栅极电极cg、绝缘膜if3、ono膜on和存储器栅极电极mg的图案的相应的侧壁或伪栅极电极dg1至dg3的相应的侧壁的偏移间隔物。

存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的相应的延伸区域可以通过相同的离子步骤形成，但也可以通过不同的离子注入步骤形成。注意，在形成延伸区域的步骤之前或之后，还可以使用绝缘膜if3作为掩模，例如将p型杂质(例如，硼(b))注入到第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的半导体衬底sb的主表面中，从而形成晕区(haloregion)。

延伸区域形成在比扩散区域更靠近伪栅极电极dg1至dg3的相应的中间点正下方的区域的位置处。晕区形成在比延伸区域更靠近伪栅极电极dg1至dg3的相应的中间点正下方的区域的位置处。通过形成晕区，可以提高后面形成的misfet的短沟道特性。

随后，在存储器单元区域1a中，形成侧壁(未示出)，以覆盖每个包括控制栅极电极cg和存储器栅极电极mg的前述图案的两个侧壁。此外，通过相同的步骤，形成侧壁(未示出)以覆盖各自包括绝缘膜if2、伪栅极电极dg1和绝缘膜if3的多层膜，包括绝缘膜if1、伪栅极电极dg2和绝缘膜if3的多层膜以及各自包括绝缘膜if2、伪栅极电极dg3和绝缘膜if3的多层膜的相应的两个侧壁。

可以通过以下方法自对准地形成侧壁：使用cvd法等在半导体衬底sb之上依次形成例如二氧化硅膜和氮化硅膜，然后通过各向异性蚀刻去除二氧化硅膜和氮化硅膜中的每一个的一部分，以暴露半导体衬底sb和绝缘膜if3的相应的上表面。也就是说，可以认为形成了多层膜的每个侧壁。

接着，使用离子注入法等，在存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中形成扩散区域(n⁺半导体区域、杂质扩散区域或扩散层)。也就是说，可以通过使用绝缘膜if3、存储器栅极电极mg和侧壁作为掩模(离子注入抑制掩模)，通过离子注入法将n型杂质(例如，砷(as)或磷(p))引入半导体衬底sb中，来形成扩散区域。扩散区域具有比延伸区域的杂质浓度更高的杂质浓度和比其更深的结深度。

在存储器单元区域1a中，在半导体衬底sb的位于各自包括控制栅极电极cg和存储器栅极电极mg的图案旁边的上表面中形成的延伸区域和扩散区域形成将稍后形成在存储器单元区域1a中的控制晶体管和存储器晶体管的相应的源极/漏极区域sd。另一方面，在第一和第二较低击穿电压晶体管区域1b和1d中，在半导体衬底sb的位于伪栅极电极dg1和dg3旁边的上表面中形成的延伸区域和扩散区域形成稍后形成的较低击穿电压晶体管的源极/漏极区域。此外，在较高击穿电压晶体管区域1c中，在半导体衬底sb的位于伪栅极电极dg2旁边的上表面中形成的延伸区域和扩散区域形成稍后形成的较高击穿电压晶体管的源极/漏极区域。

存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的相应的扩散区域可以通过相同的离子注入步骤形成，但也可以通过不同的离子注入步骤形成。

在这里为了形成延伸区域和扩散区域而进行的离子注入中，为了防止作为注入种类的杂质离子注入到控制栅极电极cg和伪栅极电极dg1至dg3中，绝缘膜if3具有足够的膜厚度是有必要的。这是因为当杂质注入到控制栅极电极cg中时，稍后形成的控制晶体管的特性可能变化，而当杂质注入到伪栅极电极dg1至dg3中时，可能难以在稍后使用图15描述的步骤中去除伪栅极电极dg1至dg3。因此，绝缘膜if3需要具有例如不小于60nm的膜厚度。

随后，执行用于激活引入源极和漏极半导体区域(延伸区域和扩散区域)等中的杂质的热处理的激活退火。以这种方式，获得图7所示的结构。

接下来，如图8所示，执行所谓的自对准硅化物(自对准硅化物)工艺以形成硅化物层。具体地，可以如下形成硅化物层。

也就是说，作为预处理，对半导体衬底sb的主表面进行化学干法蚀刻，以去除半导体衬底sb等之上的不需要的二氧化硅膜，并暴露半导体的顶表面。随后，在包括扩散区域的相应的上表面的半导体衬底sb的整个主表面和存储器栅极电极mg之上，形成(沉积)用于形成硅化物层的金属膜。金属膜的膜厚度例如为20至25nm。

金属膜由例如镍(ni)和铂(pt)的合金膜制成，并且可以使用溅射法形成。在合金膜中添加到镍中的材料不限于铂，并且还可以是铝(al)、碳(c)等。然而，由于铂具有比铝、碳等更高的耐热性，因此可以适当地使用铂用于合金膜。注意，金属膜还可以包含钴(co)而不是镍。

随后，对半导体衬底sb进行热处理，以使源极/漏极区域sd和存储器栅极电极mg的相应表面层部分与金属膜反应。通过该反应，即硅化，在源极/漏极区域sd和存储器栅极电极mg的相应的上部部分中形成硅化物层s1。然后，通过湿法蚀刻等去除即使进行上述热处理也未反应的金属膜。这样形成的硅化物层s1例如由镍铂(nipt)硅化物制成。每个存储器栅极电极mg具有被ono膜on覆盖的一个侧壁和被未示出的侧壁覆盖的另一个侧壁。因此，覆盖每个存储器栅极电极mg的顶表面的硅化物层s1仅形成在存储器栅极电极mg的上表面之上。

注意，由于每个控制栅极电极cg的上表面被作为帽绝缘膜的绝缘膜if3覆盖，所以在控制栅极电极cg的上部部分中不形成硅化物层s1。同样地，由于第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的每个伪栅极电极dg1至dg3的上部部分被作为帽绝缘膜的绝缘膜if3覆盖，所以在每个伪栅极电极dg1至dg3的上部部分中不形成硅化物层s1。另一方面，每个侧壁形状的存储器栅极电极mg的上部部分被暴露，使得在其暴露部分中形成硅化物层s1。然而，通过在随后的工艺步骤中通过cmp法执行的抛光步骤，去除了与每个存储器栅极电极mg的上表面接触的硅化物层s1。

接下来，如图9所示，在半导体衬底sb的整个主表面之上，依次形成绝缘膜(衬垫绝缘膜或蚀刻停止膜)if4和层间绝缘膜il1，以覆盖控制栅极电极cg、存储器栅极电极mg、硅化物层s1、绝缘膜if3、伪栅极电极dg1至dg3以及侧壁。绝缘膜if4例如由氮化硅膜制成，并且可以通过例如cvd法形成。当在后续工艺步骤中形成接触孔时，绝缘膜if4可以用作蚀刻停止膜。绝缘膜if4的膜厚度例如为20nm。

层间绝缘膜il1由例如单层二氧化硅膜制成，并且可以使用例如cvd法等形成。层间绝缘膜il1的膜厚度大于包括栅极绝缘膜gi、控制栅极电极cg和绝缘膜if3的多层膜的膜厚度。在层间绝缘膜il1下面的各种栅极电极等的形状的影响下，层间绝缘膜il1的上表面具有粗糙度。

接下来，如图10所示，使用cmp法抛光层间绝缘膜il1的上表面。在绝缘膜if3之上的绝缘膜if4的上表面暴露的时刻，停止抛光。也就是说，绝缘膜if3和if4从层间绝缘膜il1暴露。因此，绝缘膜if4和层间绝缘膜il1的相应的上表面在相同平面处被平坦化。

在该工艺步骤中，仅对形成层间绝缘膜il1的二氧化硅膜进行抛光。由于抛光速率不同的多种材料因此未被抛光，所以作为抛光的结果，层间绝缘膜il1的上表面具有没有粗糙度的平坦表面。也就是说，层间绝缘膜il1的上表面和绝缘膜if4的暴露的上表面在同一平面处被平坦化。注意，本申请中提及的抛光速率是指由预定材料制成的膜每单位时间被抛光的量。

接下来，如图11所示，执行干法蚀刻以去除控制栅极电极cg和伪栅极电极dg1至dg3之上的相应的绝缘膜if3和if4。结果，在去除了绝缘膜if3和if4的区域中，形成多个沟槽。沟槽的相应的侧壁由层间绝缘膜il1的侧壁制成。在每个沟槽的底部部分处，控制栅极电极cg和伪栅极电极dg1至dg3中的任一个的上表面被暴露。也就是说，在位于控制栅极电极cg和伪栅极电极dg1至dg3中的每一个的上表面上方的区域中，除了在每个存储器栅极电极mg附近之外，仅形成由二氧化硅膜制成的层间绝缘膜il1。

在干法蚀刻步骤中，选择性地去除绝缘膜if3和if4。也就是说，在对二氧化硅膜的选择性高于对氮化硅膜的选择性的条件下进行蚀刻。因此，通过蚀刻，在比二氧化硅膜短的时间内更显着地去除氮化硅膜。换句话说，氮化硅膜的蚀刻速率高于这里的二氧化硅膜的蚀刻速率。因此，可以去除绝缘膜if3和if4，同时防止层间绝缘膜il1暴露。

注意，尽管未示出，但是在包括各个栅极电极和位于其之上的绝缘膜if3的多层膜的每一个的侧壁与绝缘膜if4之间，形成了具有包括例如二氧化硅膜和氮化硅膜的多层结构的侧壁。因此，可以认为，当执行上述干法蚀刻步骤时，作为侧壁的一部分的二氧化硅膜留在例如控制栅极电极cg和与控制栅极电极cg相邻的绝缘膜if4之间的区域之上。

接下来，如图12所示，使用cmp法进行抛光以抛光层间绝缘膜il1的上表面。结果，层间绝缘膜il1的上表面的高度降低，但是位于比控制栅极电极cg以及伪栅极电极dg1至dg3的相应的上表面所在的位置高的位置。注意，在本申请中提到的位置的高度是指在与主表面垂直的方向上从半导体衬底sb的主表面起并且从主表面向上延伸的距离，即，与朝向半导体衬底sb的与其主表面相对的底表面的方向不同的方向。

也就是说，例如，从半导体衬底sb的主表面到每个控制栅极电极cg的上表面的距离大于从半导体衬底sb的主表面到层间绝缘膜il1的上表面的距离。与控制栅极电极cg和伪栅极电极dg1至dg3中的每一个的上表面的高度相比的层间绝缘膜il1的上表面的高度，在这里是指层间绝缘膜il1的上表面在最高位置处的高度。

在控制栅极电极cg和伪栅极电极dg1至dg3中的每一个的附近，层间绝缘膜il1的上表面处于等于或高于每个单独栅极电极的上表面的位置的位置处。此外，层间绝缘膜il1的上表面随着与控制栅极电极cg和伪栅极电极dg1至dg3中的每一个的距离而变高。因此，层间绝缘膜il1的上表面在多个栅极电极之间的中间点处最高。换句话说，层间绝缘膜il1的上表面在多个栅极电极之间具有向上突出的山状形状。当相邻栅极电极之间的距离越大时，栅极电极之间的层间绝缘膜il1的上表面越高。因此，在栅极电极密集形成的区域中，层间绝缘膜il1的上表面的高度相对低。

通过这里进行的抛光，层间绝缘膜il1的上表面的高度降低的量(距离或尺寸)不大于包括绝缘膜if3和if4的多层膜在使用图11描述的干法蚀刻步骤中去除的膜厚度(例如，100nm)。这允许形成如上所述的层间绝缘膜il1，层间绝缘膜il1具有向上突出到比控制栅极电极cg等的上表面的位置更高的位置的上表面。

在使用cmp法的抛光步骤中，对控制栅极电极cg和伪栅极电极dg1至dg3中的每一个的上表面的一部分进行抛光。因此，可以去除在使用图11所述的干法蚀刻步骤中由于例如碳(c)等的注入其中而损坏的每个栅极电极的上表面。在该抛光步骤中，存储器栅极电极mg中的每一个的上部部分和未示出的侧壁也被去除。结果，侧壁和存储器栅极电极mg中的每一个的上表面被平坦化为与控制栅极电极cg和伪栅极电极dg1至dg3中的每一个的上表面具有相同的高度。

此外，通过该步骤，每个存储器栅极电极mg之上的硅化物层s1与存储器栅极电极mg的上部部分的一部分一起被去除。也就是说，硅化物层s1不留在每个存储器栅极电极mg的上表面之上。注意，在抛光之后，层间绝缘膜il1的上表面的位置高于每个存储器栅极电极mg的上表面的位置。

通过控制栅极电极cg和存储器栅极电极mg的成形，在存储器单元区域1a中形成分裂栅极monos存储器中的存储器单元mc，每个存储器单元mc包括控制栅极电极cg、ono膜on、存储器栅极电极mg和源极/漏极区域sd。作为monos非易失性存储元件的存储器单元mc中的每一个包括控制晶体管和存储器晶体管。

也就是说，在存储器单元区域1a中，控制栅极电极cg中的每一个和在半导体衬底sb的位于控制栅极电极cg旁边的上表面中形成的一对源极/漏极区域sd形成了控制晶体管。另一方面，在存储器单元区域1a中，存储器栅极电极mg中的每一个和在半导体衬底sb的位于存储器栅极电极mg旁边的上表面中形成的一对源极/漏极区域sd形成了存储器晶体管。此外，存储器栅极电极mg下方的ono膜on形成存储器晶体管的栅极绝缘膜。因此，控制晶体管和存储器晶体管共享一对源极/漏极区域sd。

由于控制晶体管是存储器单元选择晶体管，所以控制晶体管也可以被认为是选择晶体管。因此，控制栅极电极cg也可以被认为是选择栅极电极。存储器晶体管是存储晶体管。

接下来，如图13所示，在层间绝缘膜il1之上，使用例如cvd法形成硬掩模if5。硬掩模if5覆盖控制栅极电极cg、存储器栅极电极和伪栅极电极dg1至dg3的相应的上表面。硬掩模if5例如由氮化钛(tin)膜制成。

接下来，如图14所示，使用光刻技术和蚀刻方法，从第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d去除硬掩模if5。结果，硬掩模if5留在存储器单元区域1a中。也就是说，硬掩模if5覆盖控制栅极电极cg和存储器栅极电极mg的相应的上表面，并暴露伪栅极电极dg1至dg3的上表面。

接下来，如图15所示，使用硬掩模if5和层间绝缘膜il1作为保护膜来执行湿法蚀刻，以去除伪栅极电极dg1至dg3。这暴露了通过去除伪栅极电极dg1和dg3形成的沟槽(凹进部分或凹陷部分)的底部部分处的绝缘膜if2。另一方面，在通过去除伪栅极电极dg2形成的沟槽(凹进部分或凹陷部分)的底部部分处，绝缘膜if1被暴露。这些沟槽是去除了伪栅极电极dg1至dg3的区域。沟槽的两个侧壁由未示出的侧壁形成。此处去除伪栅极电极dg1至dg3以用稍后形成的金属栅极电极替换。

为了暴露绝缘膜if1和if2的相应的上表面并且防止半导体衬底sb的主表面被暴露，在湿法蚀刻中，执行对二氧化硅具有更高选择性的蚀刻。在湿法蚀刻中，使用碱性水溶液作为蚀刻溶液。也就是说，例如使用氨水(nh4oh)作为蚀刻溶液。

当去除伪栅极电极dg1至dg3时，也可以考虑使用干法蚀刻而不是湿法蚀刻。然而，实施例1使用所谓的高k后制造方法，其在去除伪栅极电极dg1至dg3之后形成稍后描述的高k膜等。因此，当去除伪栅极电极dg1至dg3时，暴露出由二氧化硅膜制成的绝缘膜if1和if2。在干法蚀刻法中，与湿法蚀刻法相比，更难以进行对二氧化硅膜具有高选择性的蚀刻。因此，考虑到留下绝缘膜if1和if2并防止半导体衬底sb被损坏，通过干法蚀刻步骤去除伪栅极电极dg1至dg3是不合适的。

接下来，如图16所示，在半导体衬底sb之上，即在包括上述沟槽的内表面(底表面和侧壁)的层间绝缘膜il1之上，形成绝缘膜hk和作为用于栅极电极的导电膜的金属膜mf1和mf2以完全填充上述沟槽。

在形成绝缘膜hk以及金属膜mf1和mf2的步骤中，上述沟槽内部完全被填充。绝缘膜hk以及金属膜mf1和mf2也形成在层间绝缘膜il1之上。

绝缘膜hk用于栅极绝缘膜。具体地，绝缘膜hk形成稍后形成在第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的misfet的栅极绝缘膜。绝缘膜hk是具有比二氧化硅和氮化硅中任一者的介电常数(相对介电常数)高的介电常数的绝缘材料膜，即所谓的高k膜(高介电常数膜)。

可以使用诸如氧化铪膜、氧化锆膜、氧化铝膜、氧化钽膜或氧化镧膜的金属氧化物膜作为绝缘膜hk。这种金属氧化物膜也可以含有氮(n)和硅(si)中的一种或两种。绝缘膜hk可以通过例如ald(原子层沉积)法等形成。绝缘膜hk的膜厚度例如为1.5nm。当使用高介电常数膜(其在此是绝缘膜hk)作为栅极绝缘膜时，与使用二氧化硅膜的情况相比，可以增加栅极绝缘膜的物理膜厚度。这允许能够获得减少的泄漏电流的优点。

金属膜mf1由例如氮化钛(tin)膜制成，并且可以通过例如溅射法形成。可以使用例如铝(al)膜等作为金属膜mf2。这里所说的金属膜是指表现出金属导电的导电膜，不仅包括单元素金属膜(纯金属膜)和合金膜，还包括显示金属导电的金属化合物膜。在绝缘膜hk和金属膜mf1之间，还可以形成由例如氮化钽(tan)制成的金属膜。

金属膜mf1和mf2稍后用作金属栅极电极。为了降低金属栅极电极的电阻，优选将由铝膜制成的金属膜mf2形成得比金属膜mf1厚。由于铝膜具有低电阻，因此可以减小稍后形成的栅极电极g1至g3的相应的电阻。使用pvd(物理气相沉积)法，即溅射法形成金属膜mf2。

包括堆叠在其中的绝缘膜hk以及金属膜mf1和mf2的多层膜的底表面的位置随着与前述沟槽的距离而增加。这是因为层间绝缘膜il1的上表面具有向上突出的形状。也就是说，在通过去除伪栅极电极dg1至dg3形成的前述多个沟槽之间，多层膜的底表面位于比沟槽的侧壁的位置高的位置处。

接下来，如图17所示，通过使用例如cmp法进行抛光，去除位于上述沟槽外部的不需要的绝缘膜hk、不需要的金属膜mf1和mf2、不需要的硬掩模if5等，以暴露层间绝缘膜il1的上表面，并且留下埋入每个上述沟槽中的绝缘膜hk以及金属膜mf1和mf2。因此，控制栅极电极cg和存储器栅极电极mg从金属膜mf1和mf2以及硬掩模if5暴露。由于在对二氧化硅膜的选择性高的抛光条件下进行抛光，所以即使在抛光之后，层间绝缘膜il1保持其上表面从控制栅极电极cg以及金属膜mf1和mf2的相应上表面向上突出的状态。

在层间绝缘膜il1的上表面具有突出形状的情况下，绝缘膜hk以及金属膜mf1和mf2被如图16所示地沉积。然后，利用具有突出形状的层间绝缘膜il1的上表面，通过抛光法去除绝缘膜hk以及金属膜mf1和mf2。结果，在层间绝缘膜il1的上表面之上，没有留下绝缘膜hk以及金属膜mf1和mf2。

通过进行抛光，在第一较低击穿电压晶体管区域1b中形成作为金属栅极电极的栅极电极g1，每个栅极电极g1包括埋入沟槽中在绝缘膜if2之上的金属膜mf1和mf2。第一较低击穿电压晶体管区域1b中的绝缘膜if2和hk形成栅极绝缘膜。因此，在第一较低击穿电压晶体管区域1b中，形成misfetq1。每个较低击穿电压misfetq1具有栅极电极g1和位于栅极电极g1旁边的源极/漏极区域。misfetq1是形成例如用于存储器单元mc的外围电路的场效应晶体管。

此外，通过进行抛光，在较高击穿电压晶体管区1c中形成作为金属栅极电极的栅极电极g2，栅极电极g2包括埋入沟槽中在绝缘膜if1之上的金属膜mf1和mf2。在较高击穿电压晶体管区域1c中的绝缘膜if1和hk形成栅极绝缘膜。因此，在较高击穿电压晶体管区域1c中，形成misfetq2。较高击穿电压misfetq2具有栅极电极g2和栅极电极g2旁边的源极/漏极区域。misfetq2是形成例如用于存储器单元mc的外围电路的场效应晶体管。

此外，通过进行抛光，在第二较低击穿电压晶体管区域1d中形成作为金属栅极电极的栅极电极g3，每个栅极电极g3包括埋入沟槽中在绝缘膜if2之上的金属膜mf1和mf2。第二较低击穿电压晶体管区域1d中的绝缘膜if2和hk形成栅极绝缘膜。因此，在第二较低击穿电压晶体管区域1d中，形成misfetq3。每个较低击穿电压misfetq3具有栅极电极g3和位于栅极电极g3旁边的源极/漏极区域。misfetq3是形成例如用于存储器单元mc的外围电路的场效应晶体管。

作为较高击穿电压晶体管的misfetq2用于驱动存储器单元mc或者在作为半导体装置的半导体芯片和半导体芯片的外部之间输入/输出电力的电路中。也就是说，以比驱动misfetq1和q3的电压高的电压驱动misfetq2。因此，misfetq2需要具有比在逻辑电路等中使用misfetq1和q3等所需的击穿电压更高的击穿电压并且需要高速操作。因此，misfetq2的栅极绝缘膜的厚度大于misfetq1和q3的相应的栅极绝缘膜的厚度。此外，栅极电极g2的栅极长度大于栅极电极g1和g3的栅极长度。

包括位于其下方并具有约2nm的膜厚度的绝缘膜hk的栅极电极g1至g3中的每一个具有约60nm的厚度。因此，为了形成各自具有这种厚度的金属栅极电极，用作伪栅极电极等的多晶硅膜ps1(参见图2)形成为具有不小于60nm的膜厚度。

在第一较低击穿电压晶体管区域1b中，密集地形成misfetq1。可能的是，彼此相邻的misfetq1共享源极区域或漏极区域。在第二较低击穿电压晶体管区域1d中，稀疏地形成misfetq3。可能的是，misfetq3不与另一元件共享源极/漏极区域sd。因此，栅极电极g1被密集地形成，但是在栅极电极g3的附近，没有另一个栅极电极等的图案。也就是说，相邻栅极电极g1之间的距离小于相邻栅极电极g3之间的距离。

在实施例1中，去除伪栅极电极dg1至dg3(参见图18)以用金属栅极电极替换。因此，伪栅极电极dg1至dg3是虚设栅极电极，并且可以被认为是待替换的栅极电极。

因此，在实施例1中，使用以下这样的方法形成misfetq1至q3，其中在半导体衬底sb之上形成伪栅极电极dg并在半导体衬底sb中形成源极/漏极区域之后，伪栅极电极被金属栅极电极替换，即后栅工艺。此外，在实施例1中，由于栅极电极g1由金属栅极电极制成，所以可以减小晶体管元件的尺寸(栅极绝缘膜可以变薄)。

接下来，如使用图18和19所述的那样执行自对准硅化物工艺，以在由多晶硅膜制成的各个电极之上形成相应的硅化物层。具体地，可以如下形成硅化物层。

也就是说，如图18所示，使用例如cvd法、光刻技术和蚀刻方法形成覆盖第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d的绝缘膜if6的图案。绝缘膜if6不覆盖存储器单元区域1a中的控制栅极电极cg和存储器栅极电极mg的相应的上表面，而覆盖栅极电极g1至g3。绝缘膜if6由例如二氧化硅膜等制成。

当形成绝缘膜if6的图案时，通过例如cvd法在层间绝缘膜il1之上形成绝缘膜if6，然后使用由抗蚀剂图案制成的掩模(未示出)使用干法蚀刻法蚀刻绝缘膜if6，然后使用氢氟酸(hf)进行湿法蚀刻来进行处理。这暴露了存储器单元区域1a中的层间绝缘膜il1、ono膜on、控制栅极电极cg、存储器栅极电极mg的相应的上表面和侧壁(未示出)。

接下来，如图19所示，在包括控制栅极电极cg和存储器栅极电极mg的相应的上表面的半导体衬底sb的整个主表面之上，形成(沉积)用于形成硅化物层的金属膜(未示出)。金属膜的膜厚度例如为20至25nm。

金属膜由例如镍(ni)和铂(pt)的合金膜制成，并且可以使用溅射法形成。这里形成的金属膜是含有镍的合金膜。在合金膜中添加到镍中的材料不限于铂，并且还可以是铝(al)、碳(c)等。然而，由于铂具有比铝、碳等更高的耐热性，因此可以在合金膜中适当地使用铂。注意，金属膜的5％由铂(pt)制成，并且金属膜也可以包含钴(co)而不是镍。金属膜可以通过例如溅射法形成。

随后，对半导体衬底sb进行热处理，使得控制栅极电极cg和存储器栅极电极mg的相应的表面层部分与金属膜反应。通过该硅化，在控制栅极电极cg和存储器栅极电极mg的相应的上部部分中，形成硅化物层s2。由此形成的硅化物层s2由例如镍铂(nipt)硅化物制成。通过在热处理之后进行的湿法蚀刻等，去除即使进行上述热处理也未反应的金属膜。此时，由于由金属膜制成的栅极电极g1至g3由绝缘膜if6保护，所以没有去除栅极电极g1至g3。

接下来，如图20所示，使用例如cvd法形成层间绝缘膜il2以覆盖包括存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d的半导体衬底sb的整个上表面。层间绝缘膜il2由例如二氧化硅膜制成，并且覆盖控制栅极电极cg、存储器栅极电极mg、栅极电极g1至g3和层间绝缘膜il1的相应的上表面。由于层间绝缘膜il2在此处形成在向上突出的层间绝缘膜il1之上，所以层间绝缘膜il2的上表面不是平坦的，而是具有粗糙度。

接下来，如图21所示，使用例如cmp法，层间绝缘膜il2的上表面被抛光以被平坦化。

接下来，如图22所示，使用光刻技术，使用形成在层间绝缘膜il2之上的抗蚀剂膜(未示出)作为蚀刻掩模，层间绝缘膜il2和il1以及绝缘膜if6和if4被干法蚀刻。因此，多个接触孔(开口或通孔)ch形成为延伸穿过层间绝缘膜il2，同时多个接触孔ch形成为延伸穿过层间绝缘膜il1和il2以及绝缘膜if4。注意，第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d中的接触孔ch延伸穿过绝缘膜if6。

在接触孔ch的相应的底部部分处，半导体衬底sb的主表面的部分，例如在扩散区域的顶表面之上的硅化物层s1的部分、在控制栅极电极cg的顶表面之上的硅化物层s2的部分、在存储器栅极电极mg的顶表面之上的硅化物层s2的部分以及栅极电极g1至g3的部分被暴露。注意，各个栅极电极之上的接触孔ch形成在图22中未示出的区域中。

接下来，如图23所示，在各个接触孔ch中，形成由钨(w)等制成的相应的导电接触插塞(耦接部分)cp作为耦接导体。在形成接触插塞cp的步骤中，首先，在包括接触孔ch的内部部分的层间绝缘膜il2之上，形成阻挡导体膜(例如，钛膜、氮化钛膜或其多层膜)。然后，在阻挡导体膜之上形成由钨膜等制成的主导体膜，以便完全填充每个接触孔ch。然后，可以通过cmp法、回刻法等去除位于接触孔ch外部的不需要的主导体膜和不需要的阻挡导体膜来形成接触插塞cp。注意，为了简化说明，在图23中，整体地示出了包括在每个接触插塞cp中的阻挡导体膜和主导体膜(钨膜)。

埋入在接触孔ch中的接触插塞cp形成为耦接到扩散区域、控制栅极电极cg、存储器栅极电极mg和栅极电极g1至g3的相应的上部部分。也就是说，接触插塞cp经由硅化物层s1耦接到存储器单元mc和misfetq1的扩散区域的相应的上表面。接触插塞cp经由硅化物层s2耦接到控制栅极电极cg和存储器栅极电极mg的相应的上表面。

设置硅化物层s1和s2的目的之一是减小接触插塞cp与由半导体制成的扩散区域、控制栅极电极cg和存储器栅极电极mg之间的接触电阻。因此，在作为金属栅极电极的栅极电极g1至g3与接触插塞cp之间，不设置硅化物层。

接下来，如图24所示，在层间绝缘膜il2之上，使用例如cvd法形成(沉积)层间绝缘膜il3。层间绝缘膜il3由例如二氧化硅膜制成。随后，使用光刻技术和干法蚀刻方法，处理层间绝缘膜il3。因此，层间绝缘膜il3被开口以形成暴露接触插塞cp的上表面的多个沟槽(布线沟槽)。

随后，使用溅射法，在层间绝缘膜il2和il3以及接触插塞cp之上依次形成阻挡导体膜和主导体膜。阻挡导体膜bm由例如钽(ta)、氮化钽(tan)等制成，并且可以通过例如溅射法形成。主导体膜由例如铜(cu)制成，并且通过利用溅射法等在阻挡导体膜之上沉积由铜(cu)制成的种子膜并随后在种子膜之上通过镀敷法形成厚的铜(cu)膜来形成。

随后，使用cmp法等去除层间绝缘膜il3之上的不需要的阻挡导体膜和不需要的主导体膜，以暴露层间绝缘膜il3的上表面。因此，形成布线m1，布线m1各自包括埋入在层间绝缘膜il3的多个沟槽(布线沟槽)中的每一个中的阻挡导体膜和主导体膜。布线m1和层间绝缘膜il3形成第一布线层。阻挡导体膜具有防止形成埋入在层间绝缘膜il3的沟槽中以形成布线的布线的铜扩散到布线m1周围的绝缘膜(诸如层间绝缘膜il3)中的功能。

多个第一层布线m1电耦接到接触插塞cp的相应的上表面。因此，一些布线m1经由接触插塞cp和硅化物层s1电耦接到源极/漏极区域sd。其它布线m1经由接触插塞cp和硅化物层s2电耦接到控制栅极电极cg或存储器栅极电极mg。其它的布线m1经由接触插塞cp电耦接到栅极电极g1至g3。

然后，在第一布线层之上，依次形成第二布线层、第三布线层等，以形成多个布线层。然后，通过切割步骤分割半导体晶片以提供多个半导体芯片。以这种方式，制造实施例1中的每个半导体装置。

在实施例1的半导体装置中，埋入在彼此相邻的栅极电极g1、g2和g3之间的空间中的层间绝缘膜il1中的每一个的上表面的位置高于控制栅极电极cg、存储器栅极电极mg和栅极电极g1和g2以及g3中的每一个的上表面的位置。换句话说，埋入在彼此相邻的栅极电极g1、g2和g3之间的空间中的每个层间绝缘膜il1的上表面的位置高于在控制栅极电极cg、存储器栅极电极mg和栅极电极g1和g2以及g3正上方(直上)的层间绝缘膜il2的底表面的位置。

<关于非易失性存储器中的操作>

接下来，将参考图25给出对非易失性存储器中的操作的示例的描述。

实施例1中的每个存储器单元具有misfet结构，使用misfet的栅极电极中的捕获绝缘膜中的电荷存储状态作为存储的信息，并且读取存储的信息作为晶体管的阈值。捕获绝缘膜是指能够在其中存储电荷的绝缘膜，其示例包括ono膜on(参见图24)中包括的氮化硅膜。通过将电荷注入这样的电荷存储区域中/从这样的电荷存储区域中释放，misfet的阈值被移位，以允许misfet作为存储元件操作。使用捕获绝缘膜的非易失性半导体存储装置的示例包括分裂栅极monos存储器，诸如实施例1中的存储器单元。

图25是示出在实施例1中的“写入”、“擦除”和“读取”操作期间将电压施加到所选择的存储器单元的各个部分的条件下的示例的表格。在图25的表格中，示出了在“写入”、“擦除”和“读取”操作中的每一个期间，施加到如图24所示的每个存储器单元mc的存储器栅极电极mg的电压vmg，施加到其源极区域的电压vs，施加到其控制栅极电极cg的电压vcg，施加到其漏极区域的电压vd和施加到其在半导体衬底的上表面中的p型阱的基极电压vb。这里提到的所选择的存储器单元是指被选择为要对其执行“写入”、“擦除”或“读取”操作的目标的存储器单元。

注意，在图24所示的非易失性存储器的示例中，源极区域形成为更靠近存储器栅极电极mg，而漏极区域形成为更靠近控制栅极电极cg。此外，在图25的表格中所示的是施加电压的条件的优选示例。电压施加的条件不限于此，并且可以根据需要进行各种改变。在实施例1中，将电子注入到作为存储器晶体管的ono膜on的内部电荷存储部分的氮化硅膜中被定义为“写入”操作，并且将空穴(正空穴)注入到氮化硅膜中被定义为“擦除”操作。

注意，在图25的表格中，行a对应于使用ssi方法作为写入方法并使用btbt方法作为擦除方法的情况。行b对应于使用ssi方法作为写入方法并使用fn方法作为擦除方法的情况。行c对应于使用fn方法作为写入方法并使用btbt方法作为擦除方法的情况。行d对应于使用fn方法作为写入方法和擦除方法中的每一个的情况。

ssi方法可以被认为是将热电子注入到氮化硅膜中以对存储器单元执行写入操作的操作方法。btbt方法可以被认为是将热空穴注入到氮化硅膜中以对存储器单元执行擦除操作的操作方法。fn方法可以被认为是使用电子或空穴的隧穿来执行写入操作或擦除操作的操作方法。换句话说，根据fn方法的写入操作可以被认为是使用fn隧穿效应将电子注入到氮化硅膜中以对存储器单元执行写入操作的操作方法，以及根据fn方法的擦除方法可以被认为是使用fn隧穿效应将空穴注入到氮化硅膜中以对存储器单元执行擦除操作的操作方法。下面将给出具体的描述。

写入方法被细分为称为ssi(源极侧注入)方法的写入方法(热电子注入写入方法)，其通过根据源极侧注入执行热电子注入来执行写入操作；以及称为fn(fowlernordheim)方法的写入方法(隧穿写入方法)，其使用fn隧穿效应来执行写入操作。

通过以下方式执行根据ssi方法的写入操作：将例如如图25的表格的行a或b中的“写入操作电压”所示的电压(vmg＝10v、vs＝5v、vcg＝1v、vd＝0.5v和vb＝0v)施加到要执行写入操作的所选择的存储器单元的各个部分，并将电子注入到所选择的存储器单元的ono膜on中的氮化硅膜中。

此时，在两个栅极电极(存储器栅极电极mg和控制栅极电极cg)之间的空间下方的沟道区域(源极区域和漏极区域之间)中产生热电子，并且将其注入到存储器栅极电极mg下方的ono膜on的作为内部电荷存储部分的氮化硅膜中。注入的热电子(电子)被ono膜on中的氮化硅膜中的陷阱能级捕获，导致存储器晶体管的阈值电压增加。也就是说，存储器晶体管进入写入状态。

通过以下方式执行根据fn方法的写入操作：将例如如图25的表格的行c或d中的“写入操作电压”所示的电压(vmg＝-12v、vs＝0v、vcg＝0v、vd＝0v和vb＝0v)施加到要执行写入操作的所选择的存储器单元的各个部分，并使得电子从所选择的存储器单元的存储器栅极电极mg隧穿，并使电子注入到ono膜on中的氮化硅膜中。此时，来自存储器栅极电极mg的电子通过fn隧穿效应(在fn隧穿效应下)隧穿穿过形成ono膜on的上表面的二氧化硅膜(顶部氧化物膜)，以被注入ono膜on中并被ono膜on中的氮化硅膜中的陷阱能级捕获，导致存储器晶体管的阈值电压增加。也就是说，存储器晶体管进入写入状态。

注意，也可以通过使来自半导体衬底sb的电子隧穿并将其注入ono膜on中的氮化硅膜来执行根据fn方法的写入操作。在这种情况下，写入操作电压可以是例如通过反转图25的表格中的行c或d中的“写入操作电压”的正/负号而获得的电压。

擦除方法被细分为称为btbt(带间隧穿现象)方法的擦除方法(热空穴注入擦除方法)，其通过使用btbt的热空穴注入来执行擦除操作，以及称为fn(fowlernordheim)方法的擦除方法(隧穿擦除方法)，其使用fn隧穿效应来执行擦除操作。

通过将由btbt产生的空穴(正空穴)注入到电荷存储部分(ono膜on中的氮化硅膜)来执行根据btbt方法的擦除操作。例如，如图25的表格中的行a或c中的“擦除操作电压”所示的电压(vmg＝-6v、vs＝6v、vcg＝0v、vd＝断开和vb＝0v)被施加到要执行擦除操作的所选择的存储器单元的各个部分。因此，使用btbt现象产生空穴，并且空穴经历电场加速以注入到所选择的存储器单元的ono膜on中的氮化硅膜中，从而降低存储器晶体管的阈值电压。也就是说，存储器晶体管进入擦除状态。

通过以下方式执行根据fn方法的擦除操作：将例如如图25的表格的行b或d中的“擦除操作电压”所示的电压(vmg＝12v、vs＝0v、vcg＝0v、vd＝0v和vb＝0v)施加到要执行擦除操作的所选择的存储器单元的各个部分，并使得空穴从所选择的存储器单元的存储器栅极电极mg隧穿，并使空穴注入到ono膜on中的氮化硅膜中。此时，来自存储器栅极电极mg的空穴通过fn隧穿效应(在fn隧穿效应下)隧穿穿过二氧化硅膜(顶部氧化物膜)，以被注入ono膜on中并被ono膜on中的氮化硅膜中的陷阱能级捕获，导致存储器晶体管的阈值电压降低。也就是说，存储器晶体管进入擦除状态。

注意，根据fn方法的擦除操作也可以通过使空穴从半导体衬底sb隧穿并注入ono膜on中的氮化硅膜来进行。在这种情况下，擦除操作电压可以是例如通过反转图25的表格中的行b或d中的“擦除操作电压”的正/负号而获得的电压。

在读取操作期间，例如，如图25的表格中的行a、b、c或d中的“读取操作电压”所示的电压被施加到要对其执行读取操作的所选择的存储器单元的各个部分。通过将在读取操作期间要施加到存储器栅极电极mg的电压vmg设置为处于写入状态的存储器晶体管的阈值电压和处于擦除状态的存储器晶体管的阈值电压之间的值，可以确定写入状态或擦除状态。

<关于实施例1的效果>

下面将使用图32至35所示的比较例来描述实施例1中的制造方法和半导体装置的效果。图32至35是示出比较例中的半导体装置的制造工艺的截面图。以与图1至24相同的方式，在图32至35中，以从左到右的方向的顺序示出了存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d。

在具有misfet的半导体装置中，通过制作金属栅极电极的misfet的栅极电极，可以减小栅极电极的电阻。然而，在形成金属栅极电极之后形成源极/漏极区域的情况下，当执行用于扩散源极/漏极区域中的杂质的热处理时，金属栅极电极被损坏，并且misfet不再正常工作。相比之下，当在存储器单元区域的外围电路区域中形成由半导体膜制成的伪栅极电极时，在其中形成源极/漏极区域sd并经受热处理，然后用金属栅极电极替换伪栅极电极，因此可以在不会由于热处理而损坏的情况下形成金属栅极电极。也就是说，在形成金属栅极电极的情况下，期望使用后栅工艺。

可以认为，在后栅工艺中，以下面在比较例中描述的方式用金属栅极电极替换伪栅极电极。在比较例的半导体装置的制造工艺中，首先，执行使用图1至10描述的工艺步骤。也就是说，在形成控制栅极电极cg和伪栅极电极dg1至dg3之后，在其之上形成由氮化硅膜制成的绝缘膜if3。然后，形成绝缘膜if4和层间绝缘膜il1以覆盖各个栅极电极和绝缘膜if3。然后，对层间绝缘膜il1的上表面进行抛光，以使由氮化硅膜制成的绝缘膜if3和if4从层间绝缘膜il1暴露。

接下来，如图32所示，使用cmp法对层间绝缘膜il1以及绝缘膜if4和if3的相应的上表面进行抛光，以暴露控制栅极电极cg、存储器栅极电极mg和伪栅极电极dg1至dg3的相应的上表面。在抛光步骤中，同时抛光由二氧化硅膜制成的层间绝缘膜il1和由氮化硅膜制成的绝缘膜if3和if4。在对硅膜的选择性高的条件下进行抛光。

然而，在使用cmp法的抛光中，难以以相同的抛光速率抛光氮化硅膜和二氧化硅膜。与氮化硅膜相比，二氧化硅膜在更短的时间内被更显着地抛光。因此，在通过去除绝缘膜if3来暴露控制栅极电极cg、存储器栅极电极mg和伪栅极电极dg1至dg3的相应的上表面时，由二氧化硅膜制成的层间绝缘膜il1的上表面被显着抛光。

结果，层间绝缘膜il1的上表面具有从绝缘膜if4、控制栅极电极cg、存储器栅极电极mg以及伪栅极电极dg1至dg3的相应的上表面朝向半导体衬底sb的主表面凹陷的形状。也就是说，出现了抛光表面未被平坦化而具有粗糙度的所谓凹坑的问题。

此外，由于氮化硅膜比二氧化硅膜更不容易被抛光，所以氮化硅膜可以保留在具有大宽度的图案之上。例如，如图32中的较高击穿电压晶体管区域1c所示，稍后用宽度大的金属栅极电极替换的伪栅极电极dg2具有大的栅极长度。因此，可以认为，在伪栅极电极dg2之上，绝缘膜if3的一部分未被抛光并保留。

在稀疏地形成伪栅极电极dg3的第二较低击穿电压晶体管区域1d中，不密集地形成各自包括多晶硅膜的伪栅极电极dg3和覆盖伪栅极电极dg3的绝缘膜if4，层间绝缘膜il1形成为占据大面积。因此，在上述抛光步骤中，在第二较低击穿电压晶体管区域1d中，不仅层间绝缘膜il1的相应的上表面，而且伪栅极电极dg3和绝缘膜if4以及覆盖其侧壁的侧壁(未示出)被显着抛光。结果，包括伪栅极电极dg3和层间绝缘膜il1的第二较低击穿电压晶体管区域1d的整个上表面相对较低。也就是说，每个伪栅极电极dg3的上表面的高度低于控制栅极电极cg以及伪栅极电极dg1和dg3的相应的上表面的高度。

接下来，如图33所示，执行与使用图13至15描述的工艺步骤相同的工艺步骤，以用硬掩模if5覆盖存储器单元区域1a，然后通过湿法蚀刻方法去除伪栅极电极dg1至dg3。这里可以认为，通过去除伪栅极电极dg2，保留在较高击穿电压晶体管区域1c中的伪栅极电极dg2之上的绝缘膜if3被剥离。然而，由于在对氮化硅膜的选择性高的条件下执行湿法蚀刻，所以已经剥离的绝缘膜if3可能作为残留物保留在半导体衬底sb之上。这种残留物导致有缺陷的膜沉积、耦接故障等。

由于形成了绝缘膜if3，因此抑制了去除位于其下方的伪栅极电极dg2，并且可能保留作为伪栅极电极dg2的一部分的多晶硅膜ps1。也就是说，在通过去除伪栅极电极dg2的其它部分形成的沟槽的底部部分处，覆盖半导体衬底sb的主表面的一部分的多晶硅膜ps1和绝缘膜if1的上表面的一部分被保留。

接下来，如图34所示，执行与使用图16描述的工艺步骤相同的工艺步骤，以依次形成绝缘膜hk以及金属膜mf1和mf2。因此，通过去除前述伪栅极电极dg1至dg3形成的多个沟槽中的每一个被完全填充。

接下来，如图35所示，使用例如cmp法，抛光包括绝缘膜hk以及金属膜mf1和mf2的多层膜的上表面以暴露层间绝缘膜il1的上表面。执行抛光以将埋入在前述多个沟槽中的多层膜彼此分离，并且在各个沟槽中形成由相应的多层膜制成的金属栅极电极。通过抛光步骤，在第一较低击穿电压晶体管区域1b中形成栅极电极g1，在较高击穿电压晶体管区域1c中形成栅极电极g2，以及在第二较低击穿电压晶体管区域1d中形成栅极电极g3。

此时，在通过使用图32描述的抛光步骤形成在层间绝缘膜il1的上表面中的凹陷部分中，各自包括绝缘膜hk以及金属膜mf1和mf2的多层膜的部分保留而不被抛光。此外，在第二较低击穿电压晶体管区域1d中，通过利用图32描述的抛光步骤，伪栅极电极dg3的上表面的高度降低，使得栅极电极g3形成为在高度上低于栅极电极g1等。

然后，执行与使用图17至24描述的工艺步骤相同的工艺步骤，以允许制造比较例中的半导体装置，但是省略了其图示。在由此形成的比较例的半导体装置中，出现了以下问题。

也就是说，当在层间绝缘膜il1的上表面中形成凹陷部分并且层间绝缘膜il1的上表面的高度随着距栅极电极的距离而变低时，各自包括绝缘膜hk以及金属膜mf1和mf2的多层膜的部分保留在层间绝缘膜il1与形成在层间绝缘膜il1之上的层间绝缘膜il2(参见图24)之间。即使当通过执行与使用图22所描述的工艺步骤相同的工艺步骤来尝试形成接触孔ch以使源极/漏极区域sd从层间绝缘膜il1和il2暴露时，也遇到以下问题：其中只能对多层膜的上表面进行干法蚀刻并且接触孔ch不延伸通过层间绝缘膜il1。

这是因为，在用于形成接触孔ch的干法蚀刻中，并没有假定要处理金属膜，并且在对金属膜的选择性高的条件下进行蚀刻。当由于凹坑而因此在层间绝缘膜il1的上表面中形成凹陷部分并且金属膜保留时，产生有缺陷的接触插塞形成的问题。或者，当各自包括金属膜的上述多层膜保留在层间绝缘膜il1之上时，可能经由多层膜在元件中或元件之间发生短路。这降低了半导体装置的可靠性。

此外，在使用图19描述的形成硅化物层s2的步骤中，当上述多层膜保留在层间绝缘膜il1之上时，从绝缘膜if6暴露的多层膜可能从层间绝缘膜il1的上表面剥离，并且作为残留物保留在半导体衬底sb之上。可以认为当形成硅化物层s2时通过热处理使得多层膜剥离。还可以认为，通过在处理绝缘膜if6之后执行的清洁步骤使得多层膜剥离，清洁步骤在去除用于形成硅化物层s2的金属膜之后执行等。

此外，当在绝缘膜if1和栅极电极g2之间留有形成伪栅极电极dg2(参见图32)的多晶硅膜ps1时，misfetq2的特性显着改变，并且misfetq2不再正常工作。这降低了半导体装置的可靠性。

如图35中的第二较低击穿电压晶体管区域1d所示，在栅极电极g3的上表面与层间绝缘膜il1的上表面一起形成为低的情况下，当包括上述金属膜mf1和mf2的多层膜保留在层间绝缘膜il1的上表面的任何凹陷部分中时，栅极电极g3与另一栅极电极的栅极绝缘膜、接触插塞等之间发生短路的问题。这降低了半导体装置的可靠性。

随着如图7所示的在控制栅极电极cg和伪栅极电极dg1至dg3的相应的上表面之上的作为帽绝缘膜的每个绝缘膜if3的厚度增加，这样的问题更突出。这是因为，当由氮化硅膜制成的绝缘膜if3的膜厚度大时，在使用图32所述的步骤中进行的抛光的时间周期增加，使得由二氧化硅膜制成的层间绝缘膜il1的上表面更显着地凹陷。

然而，由于以下两个原因，难以减小绝缘膜if3的膜厚度。首先，在使用图7描述的用于形成延伸区域和扩散区域而执行的离子注入中，为了避免稍后形成的存储器单元的可靠性的劣化，必须防止杂质离子延伸通过存储器栅极电极mg并且被注入到ono膜on中。因此，每个存储器栅极电极mg需要在垂直于半导体衬底sb的主表面的方向上具有大的膜厚度。为了形成各自具有这种膜厚度的存储器栅极电极mg，需要增加绝缘膜if3的膜厚度。

第二，在使用图15描述的工艺步骤通过湿法蚀刻去除伪栅极电极dg1至dg3的情况下，在形成上述源极/漏极区域sd(参见图7)的步骤中，必须防止杂质延伸通过绝缘膜if3并被注入伪栅极电极dg1至dg3中。这是因为，在使用图15描述的工艺步骤进行湿法蚀刻时，难以去除其中过量引入杂质的伪栅极电极dg1至dg3。特别难以通过湿法蚀刻去除其中过量引入b(硼)作为p型杂质的多晶硅膜。

注意，在使用图15描述的工艺步骤中使用干法蚀刻去除伪栅极电极dg1至dg3的情况下，即使当在每个伪栅极电极dg1至dg3中以高浓度引入杂质时，也可以容易地去除伪栅极电极dg1至dg3。然而，如使用图15所描述的，由于实施例1使用高k后工艺，并且干法蚀刻方法对二氧化硅膜具有低选择性，所以不能使用干法蚀刻去除伪栅极电极dg1至dg3。

然而，在半导体衬底之上形成高k膜并隔着氮化钛(tin)膜等在高k膜之上形成伪栅极电极dg1至dg3的情况下，即在执行所谓的高k前工艺的情况下，可以通过干法蚀刻去除伪栅极电极dg1至dg3。这是因为，即使进行干法蚀刻，也可以以对诸如tin膜的金属膜的高选择性进行蚀刻。

由于前述两个原因，绝缘膜if3需要形成为具有大的膜厚度。因此，如使用图32所描述的，当同时抛光由氮化硅膜制成的绝缘膜if3和由二氧化硅膜制成的层间绝缘膜il1时，在层间绝缘膜il1的上表面中形成凹陷部分。

为了防止这种情况，在实施例1中，不同时抛光由氮化硅膜制成的绝缘膜if3和由二氧化硅膜制成的层间绝缘膜il1。在通过执行如图10所示的抛光，从层间绝缘膜il1暴露各自由氮化硅膜制成的绝缘膜if3和if4之后，通过干法蚀刻去除每个栅极电极之上的绝缘膜if3和if4，然后抛光层间绝缘膜il1。结果，无论抛光步骤中的氮化硅膜和二氧化硅膜的不同抛光速率如何，都可以暴露每个栅极电极的上表面，并防止层间绝缘膜il1的上表面凹陷。

也就是说，如图12所示，在暴露控制栅极电极cg和伪栅极电极dg1至dg3之后，层间绝缘膜il1的上表面形成为没有凹陷部分，但是相反向上突出。

因此，如使用图16和17所描述的，当通过在层间绝缘膜il1之上形成各自包括绝缘膜hk以及金属膜mf1和mf2的多层膜然后执行抛光步骤来形成栅极电极g1至g3时，可以防止多层膜的部分留在层间绝缘膜il1之上。因此，可以防止由于保留在层间绝缘膜il之上的多层膜而发生有缺陷的接触插塞形成以及元件中或元件之间的短路的发生。

此外，由于实施例1通过干法蚀刻去除绝缘膜if3，因此可以在向下的方向上均匀地减小绝缘膜if3的膜厚度，而与绝缘膜if3的宽度无关，并且完全从控制栅极电极cg和伪栅极电极dg1至dg3之上去除绝缘膜if3。因此，可以防止绝缘膜if3保留为残留物。

结果，可以防止由于绝缘膜if3的残留物而发生有缺陷的膜沉积、耦接故障等。还可以防止绝缘膜if3保留在伪栅极电极dg1至dg3之上而在使用图15描述的去除伪栅极电极dg1至dg3的步骤中抑制去除伪栅极电极dg1至dg3。这可以允许适当地去除伪栅极电极dg1至dg3，从而防止由于伪栅极电极dg1至dg3的部分保留在金属栅极电极下方而导致misfet不再正常工作的情况。

此外，在使用图19描述的形成硅化物层s2的步骤中，可以防止以下情况：各自包括绝缘膜hk以及金属膜mf1和mf2、保留在层间绝缘膜il1之上并从绝缘膜if6暴露的多层膜，从层间绝缘膜il1的上表面剥离，并且作为残留物保留在半导体衬底sb之上。这可以防止残留物留在半导体衬底sb之上。

此外，在对层间绝缘膜il1(参见图12)进行抛光的步骤中，即使在稀疏地形成栅极图案的区域中，即第二较低击穿电压晶体管区域1d中，也能够防止层间绝缘膜il1和伪栅极电极dg3的相应的上表面的高度降低到低于其它区域中的控制栅极电极cg和伪栅极电极dg1和dg2的相应上表面的位置。因此，在使用图17描述的抛光步骤之后，可以防止各自包括绝缘膜hk以及金属膜mf1和mf2的多层膜的部分保留在第二较低击穿电压晶体管区域1d中的层间绝缘膜il1之上。

这可以防止第二较低击穿电压晶体管区域1d中的金属栅极电极、电耦接到接触插塞的源极/漏极区域sd等等由于保留在层间绝缘膜il1之上的上述多层膜而经由多层膜在元件中或元件之间短路。

因此，实施例1允许提高半导体装置的可靠性。

(实施例2)

以下将使用图26至28描述实施例2的制造半导体装置的方法。在上述实施例1中，如使用图11和12描述的，在通过干法蚀刻去除氮化硅膜(帽绝缘膜)之后，抛光二氧化硅膜(层间绝缘膜)。相比之下，在实施例2中，氮化硅膜和二氧化硅膜被同时回刻以暴露伪栅极电极。图26至28是实施例2中的半导体装置在其制造工艺期间的截面图。图26至28中的每一个示出了存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d，与图1类似。

在实施例2中，首先，执行使用图1至10描述的工艺步骤。也就是说，形成控制栅极电极cg和伪栅极电极dg1至dg3，并且在其之上形成由氮化硅膜制成的绝缘膜if3。在形成绝缘膜if4和层间绝缘膜il1以覆盖栅极电极和绝缘膜if3之后，对层间绝缘膜il1的上表面进行抛光，以使由氮化硅膜制成的绝缘膜if3和if4从层间绝缘膜il1暴露。如使用图10所描述的，在直到绝缘膜il4的上表面暴露为止进行的对层间绝缘膜il1的上表面进行抛光的步骤中，能够使层间绝缘膜il1的上表面平坦化而没有粗糙度。

接下来，如图26所示，使用干法蚀刻方法执行回刻工艺，以降低绝缘膜if4和if3以及层间绝缘膜il1的相应的上表面的高度。通过这样去除绝缘膜if4和层间绝缘膜il1的相应的上部部分的部分并且整体地去除绝缘膜if3，控制栅极电极cg和伪栅极电极dg1至dg3的相应的上表面被暴露。此外，每个存储器栅极电极mg的上部部分的一部分和覆盖存储器栅极电极mg的上表面的硅化物层s1被暴露。

每个存储器栅极电极mg是在包括控制栅极电极cg和位于其之上的绝缘膜if3的多层膜的侧壁之上形成在侧壁形状中的导体膜。存储器栅极电极mg的上表面处于比控制栅极电极cg的上表面的位置高的位置。在回刻每个绝缘膜if4和if3以及层间绝缘膜il1的步骤中，覆盖每个存储器栅极电极mg的上表面的硅化物层s1几乎不被去除。因此，硅化物层s1正下方的存储器栅极电极mg被硅化物层s1保护并且不被去除。结果，在回刻工艺之后的控制栅极电极cg和层间绝缘膜il1的相应的上表面之上的区域中，每个存储器栅极电极mg的上部部分的一部分和在存储器栅极电极mg之上的硅化物层s1突出。

注意，附图示出了位于控制栅极电极cg之上的每个存储器栅极电极mg的一个侧壁被ono膜on的一部分覆盖的结构。然而，也可以认为，位于控制栅极电极cg之上的ono膜on被完全去除，并且存储器栅极电极mg的侧壁被暴露。

在回刻步骤中，为了暴露控制栅极电极cg和伪栅极电极dg1至dg3的相应的上表面，层间绝缘膜il1以及绝缘膜if3和if4的相应的的上表面在高度上降低了与绝缘膜if3和if4的总膜厚度对应的距离。绝缘膜if3和if4的总膜厚度例如为100nm。

在回刻步骤中，以相同的速度去除二氧化硅膜和氮化硅膜。因此，绝缘膜if4和if3以及层间绝缘膜il1的相应的上表面的高度以相同的速度降低。因此，通过使用图10描述的抛光步骤平坦化的表面降低到每个控制栅极电极cg等的上表面的高度，同时保持其平坦形状。结果，包括绝缘膜if4和if3以及层间绝缘膜il1的相应的上表面的表面在回刻工艺之后保持包括绝缘膜if4和层间绝缘膜il1的相应的上表面的表面在执行使用图10描述的抛光之后的平坦度。

接下来，如图27所示，使用cmp法抛光层间绝缘膜il1、控制栅极电极cg、存储器栅极电极mg和伪栅极电极cg1至cg3的相应的上表面以降低高度。结果，去除了在层间绝缘膜il1之上突出的存储器栅极电极mg的上部部分，并且因此整体去除了覆盖存储器栅极电极mg的上表面的硅化物层s1。因此，层间绝缘膜il1、控制栅极电极cg、存储器栅极电极mg和伪栅极电极dg1至dg3的相应的上表面被平坦化。

可以认为，在使用图26描述的回刻工艺中，通过执行干法蚀刻，控制栅极电极cg和伪栅极电极dg1至dg3的相应的上表面由于其中引入碳(c)等而被损坏。因此，在使用图27描述的抛光步骤中，去除控制栅极电极cg和伪栅极电极dg1至dg3中的每一个的上表面的一部分，以去除损坏的硅层。层间绝缘膜il1的上表面的高度降低的距离小于100nm。注意，与上述实施例1不同，层间绝缘膜il1的上表面不向上突出，而是在与每个栅极电极(例如控制栅极电极cg)的上表面相同的高度处具有平坦形状。

接下来，如图28所示，通过执行与使用图18至24描述的工艺步骤相同的工艺步骤，可以制造实施例2中的半导体装置。

在实施例2中，在使用图26描述的工艺步骤中，不进行去除具有不同的抛光速率的层间绝缘膜il1和绝缘膜if3(帽绝缘膜)的抛光步骤，而是回刻层间绝缘膜il1以及绝缘膜if3和if4。通过以相同的速度将层间绝缘膜il1以及绝缘膜if3和if4的相应的上表面高度降低，可以暴露伪栅极电极dg1至dg3等，同时保持在使用图10描述的抛光步骤中抛光的层间绝缘膜il1的上表面的平坦性。

也就是说，由于在层间绝缘膜il1的上表面中不产生粗糙度，因此可以防止在层间绝缘膜il1的上表面中形成凹陷部分，从而防止发生凹坑。在也稀疏地形成栅极图案的第二较低击穿电压晶体管区域1d中，可以防止层间绝缘膜il1和伪栅极电极dg3中的每一个的高度变得低于控制栅极电极cg、伪栅极电极dg1等中的每一个的高度。因此，在后面形成金属栅极电极的工艺中，可以防止金属膜留在层间绝缘膜il1的上表面之上。这允许获得与上述实施例1中获得的相同的效果。

在获得图10所示的结构之后，为了在同一平面平坦化伪栅极电极dg1至dg3等的相应的上表面和层间绝缘膜il1的上表面，可以考虑对层间绝缘膜il1的上表面进行抛光，从而使层间绝缘膜il1的上表面的高度降低约100nm，对应于绝缘膜if3和if4的总膜厚度。然而，由于在长时间段进行抛光，使用cmp法等的抛光更可能损害表面的平坦性，因此期望执行抛光的时间段较短。

因此，在实施例2中，在获得如图10所示的结构之后，执行回刻工艺以将层间绝缘膜il1的上表面高度降低约100nm，然后在其上执行少量的抛光以从多晶硅膜的上表面去除损伤层，如使用图27所描述的。也就是说，在实施例2中，执行回刻工艺，而不是将层间绝缘膜il1的上表面抛光100nm的厚度的步骤。这可以减少在图10所示的结构之后进行的抛光的量，因此消除了长时间执行抛光的需要。因此，可以防止在层间绝缘膜il1的上表面中产生粗糙度，该层间绝缘膜il1已经降低到与控制栅极电极cg以及伪栅极电极dg1至dg3的上表面的高度相同的高度。换句话说，可以在使用图27描述的工艺步骤之后增强层间绝缘膜il1的膜厚度的均匀性。

通过这样增强控制栅极电极cg、伪栅极电极dg1至dg3、绝缘膜if4以及层间绝缘膜il1中的每一个的上表面的平坦性，可以防止当在层间绝缘膜il1之上稍后形成膜时，发生有缺陷的膜沉积、在将抗蚀剂膜曝光的步骤中散焦等。此外，通过如上所述增强层间绝缘膜il1等的上表面的平坦性，可以防止当插塞或布线埋入形成在层间绝缘膜il1之上的沟槽中时使用抛光步骤使金属膜作为抛光残留物留下。以这种方式，可以提高半导体装置的可靠性。

可以认为，与实施例2不同，在使用图10描述的工艺步骤之后，通过蚀刻去除位于控制栅极电极cg和伪栅极电极dg1至dg3的正上方并且从层间绝缘膜il1暴露的绝缘膜if3和if4的相应的部分，然后，层间绝缘膜il1的上表面被抛光。然而，在这种情况下，即使当通过蚀刻去除绝缘膜if3和if4时，覆盖存储器栅极电极mg的侧壁和上表面的绝缘膜if4被层间绝缘膜il1覆盖，因此不被去除。

结果，即使当在蚀刻之后对层间绝缘膜il1的上表面进行抛光以在大致相同的平面中对层间绝缘膜il1和各个栅极电极的相应的上表面进行平坦化时，也需要同时抛光由氮化硅膜制成的与每个存储器栅极电极mg相邻的绝缘膜if4。在这种情况下，对存储器栅极电极mg执行的相对的抛光量趋于减小，使得需要将抛光量设置为相对较大。这可能引起各种栅极电极的相应的高度变化的问题和由层间绝缘膜il1的上表面的过度抛光导致的凹坑的问题。

相比之下，在实施例2中，通过使用图26描述的回刻工艺，覆盖存储器栅极电极mg的绝缘膜if4也从控制栅极电极cg之上去除。结果，当随后执行使用图27描述的抛光步骤时，可以防止各种栅极电极的相应的高度变化，并防止层间绝缘膜il1的上表面被过度抛光。这可以提高半导体装置的可靠性。

(实施例3)

下面将描述实施例3中的制造半导体装置的方法。实施例3中的制造工艺与上述实施例2中的制造工艺基本相同，但不同之处在于，在存储器栅极电极的上部部分被抛光之前执行去除覆盖存储器栅极电极的上表面的硅化物层的步骤。图29至31是实施例3中的半导体装置在其制造工艺期间的截面图。图29至31中的每一个示出了存储器单元区域1a、第一较低击穿电压晶体管区域1b、较高击穿电压晶体管区域1c和第二较低击穿电压晶体管区域1d，与图1类似。

在实施例3中，首先，执行使用图1至10以及26描述的工艺步骤。也就是说，形成控制栅极电极cg和伪栅极电极dg1至dg3，并且在其之上形成由氮化硅膜制成的绝缘膜if3。在形成绝缘膜if4和层间绝缘膜il1以覆盖栅极电极和绝缘膜if3之后，对层间绝缘膜il1的上表面进行抛光，以使由氮化硅膜制成的绝缘膜if3和if4从层间绝缘膜il1暴露。然后，使用干法蚀刻方法执行回刻工艺，以降低绝缘膜if4和if3以及层间绝缘膜il1的相应的上表面的高度。因此，控制栅极电极cg和伪栅极电极dg1至dg3的相应的上表面以及绝缘膜if4和层间绝缘膜il1的相应的上表面被平坦化。

在该工艺阶段，在回刻工艺之后的控制栅极电极cg和层间绝缘膜il1的相应的上表面之上的区域中，存储器栅极电极mg的上部部分的一部分和存储器栅极电极mg之上的硅化物层s1突出，并且覆盖其上表面的硅化物层s1在层间绝缘膜il处暴露。

接着，使用例如过氧化氢铵混合物(apm)执行湿法蚀刻，以去除在层间绝缘膜il1处暴露并覆盖存储器栅极电极mg的上表面的硅化物层s1。因此，存储器栅极电极mg的上表面被暴露。

接下来，如图30所示，通过执行与使用图27描述的工艺步骤相同的抛光步骤，层间绝缘膜il1、控制栅极电极cg、存储器栅极电极mg和伪栅极电极dg1至dg3的相应的上表面被平坦化。

接下来，如图31所示，通过执行与使用图18至24描述的工艺步骤相同的工艺步骤，可以制造实施例3中的半导体装置。

在后栅工艺中，执行抛光步骤，以便从层间绝缘膜暴露控制栅极电极、存储器栅极电极和其它伪栅极电极的相应的上表面。此时，例如当通过抛光去除覆盖存储器栅极电极的上表面的硅化物层时，在抛光期间从存储器栅极电极分离的硅化物层中的颗粒与每个栅极电极中的硅由于由抛光产生的热量而反应。结果，在相应的栅极电极之上再次形成硅化物层。也就是说，当尝试通过抛光去除硅化物层时，在抛光结束时，可能在控制栅极电极、存储器栅极电极和其它伪栅极电极的相应的上表面之上再次形成薄的硅化物层。

在后栅工艺中，需要在抛光之后去除作为虚设栅极电极的伪栅极电极中的一些，并用金属栅极电极替换伪栅极电极。然而，产生的问题是，通过上述抛光再次形成的硅化物层呈现为障碍物，并且不能去除伪栅极电极。在这种情况下，由于不去除伪栅极电极，所以伪栅极电极不能被金属栅极电极替换。由于在抛光步骤之后难以去除通过抛光步骤形成的薄硅化物层，因此期望在抛光步骤之前去除硅化物层。

因此，在实施例3中，在使用图29描述的工艺步骤中，去除覆盖存储器栅极电极mg的上表面并暴露在层间绝缘膜il1之上的硅化物层s1。然后，在使用图30描述的抛光步骤中，在不抛光硅化物层s1的情况下抛光存储器栅极电极mg等的上部部分，以平坦化层间绝缘膜il1、控制栅极电极cg、存储器栅极电极mg和伪栅极电极dg1至dg3的相应的上表面。

因此，存储器栅极电极mg之上的硅化物层s1在此不通过抛光步骤进行抛光，因此可以防止在每个栅极电极的上表面之上形成薄的硅化物层。因此，当在使用图15描述的工艺步骤中去除伪栅极电极dg1至dg3时，伪栅极电极dg1至dg3的相应的上表面没有被薄硅化物层覆盖。因此，可以容易地去除伪栅极电极dg1至dg3，而不被硅化物层中断。

这允许用作为金属栅极电极的栅极电极g1至g3(见图28)替换伪栅极电极dg1至dg3，并允许形成具有预期特性的misfetq1至q3。因此，可以提高半导体装置的可靠性。

实施例3中的制造工艺除了使用图27描述的去除硅化物层s1的步骤之外与上述实施例2的相同。结果，在实施例3中，可以获得与上述实施例2中获得的相同的效果。

以上，基于实施例具体地说明了本发明人完成的发明，但本发明不限于上述实施例。应当理解，在不脱离其要旨的范围内，可以对本发明进行各种改变和修改。

例如，在上述实施例1和2中，描述了较高击穿电压晶体管的栅极电极由金属栅极电极形成。然而，也可以在较高击穿电压晶体管区域中不形成高k膜和金属栅极电极，并且较高击穿电压晶体管的栅极电极由多晶硅膜形成。在这种情况下，当例如在使用图14描述的工艺步骤中用绝缘膜if4覆盖伪栅极电极dg2时，在随后的工艺步骤中，可以在不用金属栅极电极替换伪栅极电极dg2的情况下留下伪栅极电极dg2，并允许伪栅极电极dg2用作电路中实际包括的栅极电极，而不是作为伪栅极电极。

在上述实施例1至3中，即使当使用形成高k膜然后形成伪栅极电极的高k前制造方法时，也需要将每个控制栅极电极之上的帽绝缘膜形成为具有大的膜厚度，以防止杂质注入到每个存储器栅极电极下方的ono膜中。因此，即使当将高k前制造方法应用于上述实施例1至3时，也可以获得相同的效果。