一种低温多晶硅阵列基板及其利记博彩app与流程

本发明属于阵列基板制作技术领域，具体地说，尤其涉及一种低温多晶硅阵列基板及其利记博彩app。

背景技术：

近年来，LTPS(Low Temperature Poly-silicon，低温多晶硅)技术不断发展，采用LTPS工艺技术生产的液晶面板，有利于提高面板开口率，使显示器亮度提升、耗电降低，适用于生产更轻薄、低耗电、高分辨率的产品。由于提高了载流子迁移率，在强电场作用下，载流子沿着电场方向不断漂移，不断加速，即可获得很大的动能，从而可成为热载流子。热载流子能直接注入或通过隧道效应进入周围的氧化层，影响器件性能，这种效应称为热载流子效应。

热载流子效应会严重影响TFT器件的关态电流。在TFT(Thin Film Transistor，薄膜晶体管)器件中，N型TFT载流子为电子，P型TFT载流子为空穴，电子迁移率约为空穴迁移率的50倍，热载流子效应更为明显。目前控制热载流子效应常规的做法是忽略PMOS器件的热载流子效应，仅改善NMOS器件热载流子效应。而改善的方法多为采用离子植入，在栅电极两侧重掺杂的源漏极区和多晶硅之间做一段对称LDD(lightly doped drain，轻掺杂区)的结构。该方法只改善NMOS热载流子效应，而PMOS的热载流子效应未得到改善。

技术实现要素：

为解决以上问题，本发明提供了一种低温多晶硅阵列基板及其利记博彩app，用以改善PMOS晶体管的热载流子效应。

根据本发明的一个方面，提供了一种用于制作低温多晶硅阵列基板的方法，包括：

在玻璃基底上形成遮光层；

在所述遮光层上形成缓冲层，之后在所述缓冲层上沉积单晶硅材料并进行处理以形成多晶硅岛；

采用第一光罩同时对所述多晶硅岛的NMOS区域进行沟道掺杂，以及对所述多晶硅岛的PMOS区域两端进行P-轻掺杂处理，以分别形成NMOS沟道和PMOS沟道；

对采用所述第一光罩处理后的基板进行N+重掺杂处理，以形成分别位于NMOS沟道两侧的源极区和漏极区；

在N+重掺杂处理后的基板上形成栅绝缘层，之后在所述栅绝缘层上形成栅电极层并进行N-轻掺杂处理，以形成所述NMOS沟道与其两侧的源极区和漏极区之间的N-轻掺杂区；

采用第二光罩对N-轻掺杂区进行处理，之后对处理后的基板进行P+重掺杂处理，以形成PMOS沟道两侧的源极区和漏极区，以及所述PMOS沟道与其两侧的源极区和漏极区之间的P-轻掺杂区。

根据本发明的一个实施例，采用第一光罩同时对所述多晶硅岛的NMOS区域进行沟道掺杂，以及对所述多晶硅岛的PMOS区域两端区域进行P-轻掺杂处理，以分别形成NMOS沟道和PMOS沟道，进一步包括以下步骤：

采用所述第一光罩同时对所述多晶硅岛的NMOS区域和PMOS区域两端植入硼离子以进行P-轻掺杂处理，以实现对NMOS区域的NMOS沟道掺杂和对PMOS两端区域的P-轻掺杂，以形成NMOS沟道和PMOS沟道，

其中，所述第一光罩遮挡所述PMOS沟道而露出整个NMOS区域及PMOS两端区域。

根据本发明的一个实施例，形成PMOS沟道两侧的源极区和漏极区，以及所述PMOS沟道与其两侧的源极区和漏极区之间的P-轻掺杂区的步骤，进一步包括：

采用所述第二光罩对除PMOS沟道之外的部分PMOS区域进行P+重掺杂处理，

其中，所述第二光罩上用于遮挡所述PMOS沟道的区域宽度大于所述第一光罩上用于遮挡所述PMOS沟道的区域宽度，以使得PMOS区域上经P+重掺杂处理和P-轻掺杂处理的区域形成源极区和漏极区，只经过P-轻掺杂处理的区域形成P-轻掺杂区。

根据本发明的一个实施例，在玻璃基底上形成遮光层进一步包括：在玻璃基底上沉积一层金属材料并进行处理以形成所述遮光层。

根据本发明的一个实施例，在所述遮光层上形成缓冲层，之后在所述缓冲层上沉积单晶硅材料并处理为多晶硅岛进一步包括以下步骤：

在所述遮光层上沉积一层缓冲材料以形成缓冲层；

在所述缓冲层上沉积一层单晶硅材料以形成单晶硅层；

对所述单晶硅层进行结晶处理以形成多晶硅岛。

根据本发明的一个实施例，对采用所述第一光罩处理后的基板进行N+重掺杂处理，以形成分别位于NMOS沟道两侧的源极区和漏极区，进一步包括以下步骤：

采用第三光罩对除NMOS沟道之外的NMOS区域进行N+重掺杂处理，以形成位于NMOS沟道两侧的源极区和漏极区。

根据本发明的一个实施例，在N+重掺杂处理后的基板上形成栅绝缘层，之后在所述栅绝缘层上形成栅电极层并进行N-轻掺杂处理，以形成所述NMOS沟道与其两侧的源极区和漏极区之间的N-轻掺杂区，进一步包括以下步骤：

在进行N+重掺杂处理后的基板上沉积一层绝缘材料以形成栅绝缘层；

在所述栅绝缘层上沉积一层金属材料并进行处理以形成栅电极层；

采用第四光罩对NMOS沟道进行N-轻掺杂处理，以形成位于所述NMOS沟道与其两侧的源极区和漏极区之间的N-轻掺杂区。

根据本发明的一个实施例，在形成PMOS沟道两侧的轻掺杂区后还进一步包括以下步骤：

在栅电极层和裸露的栅绝缘层上形成介质层，并蚀刻分别连通到NMOS沟道的源极区和漏极区及PMOS沟道的源极区和漏极区的四个第一过孔；

在所述介质层上形成PMOS晶体管和NMOS晶体管的源漏极，其中，PMOS晶体管和NMOS晶体管的源漏极通过各自对应的所述第一过孔与对应的源极区和漏极区连接；

在PMOS晶体管和NMOS晶体管的源漏极及裸露的介质层上形成平坦层；

在所述平坦层上形成公共电极层；

在所述公共电极层上形成钝化层并蚀刻连通至所述NMOS晶体管的漏极的第二过孔；

在所述钝化层上形成透明导电层，所述透明导电层通过所述第二过孔连接所述NMOS晶体管的漏极。

根据本发明的一个实施例，所述NMOS晶体管对应于阵列基板的显示区域，所述PMOS晶体管对应于阵列基板的非显示区域。

根据本发明的另一个方面，还提供了一种采用以上所述方法制作的低温多晶硅阵列基板。

本发明的有益效果：

本发明在不增加光罩的基础上，同步改善PMOS晶体管的热载流子效应。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：

图1是根据本发明的一个实施例的方法流程图；

图2是根据本发明的一个实施例的同时进行沟道掺杂和P-轻掺杂示意图；

图3是根据本发明的一个实施例的P+重掺杂示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

如图1所示为根据本发明的一个实施例的用于制作低温多晶硅阵列基板的方法流程图，以下参考图1来对本发明进行详细说明。

首先，在步骤S101中，在玻璃基底上形成遮光层。具体的，玻璃基底上沉积一层金属材料并进行蚀刻处理以形成遮光层。该遮光层对应的遮光图案位于阵列基板的显示区域。

接下来，在步骤S102中，在遮光层上形成缓冲层之后，在缓冲层上沉积单晶硅材料并进行处理以形成多晶硅岛。具体的，首先在遮光层上沉积一层缓冲材料(如SiOx)以形成缓冲层，该缓冲层覆盖整个基板，用以避免玻璃基底缺陷导致的器件缺陷。接着，在缓冲层上沉积一层单晶硅材料a-si以形成单晶硅层。最后，对单晶硅层进行结晶处理以形成多晶硅岛。该多晶硅岛以阵列形式排布在缓冲层上。

接下来，在步骤S103中，采用第一光罩同时对多晶硅岛的NMOS区域进行沟道掺杂和PMOS沟道两端区域进行P-轻掺杂处理，以形成NMOS沟道和PMOS沟道。具体的，在该步骤中，采用第一光罩同时对多晶硅岛的NMOS区域和PMOS区域沟道两端植入硼离子B-以进行P-轻掺杂处理，以实现对NMOS区域的NMOS沟道掺杂和PMOS区域沟道两端P-轻掺杂，以形成NMOS沟道和PMOS沟道。其中，第一光罩遮挡PMOS沟道而漏出整个NMOS区域及PMOS区域沟道两端区域。PMOS区域未进行P-轻掺杂处理的部分形成PMOS沟道，NMOS区域整体全部进行了P-轻掺杂处理，其全部区域均可以用作NMOS沟道，而NMOS沟道的宽度可根据需要具体设置。

该步骤对应的基板结构如图2所示。在玻璃基底11上形成有遮光层12，遮光层12的遮光图案设置在显示区域。在遮光层12上形成有缓冲层13，缓冲层13覆盖整个基板。在缓冲层13上形成有多晶硅岛，多晶硅岛分为PMOS区域和NMOS区域，PMOS区域用于形成PMOS沟道15及对应的源漏极区，NMOS区域用于形成NMOS沟道14及对应的源漏极区。第一光罩21的离子植入区域包括整个NMOS区域及PMOS两端区域，而遮挡PMOS沟道15。第一光罩21上遮挡PMOS沟道区域的宽度为a，该宽度为PMOS沟道的宽度。由于NMOS区域全部进行了P-轻掺杂处理，NMOS沟道14的宽度可根据需要确定。

接下来，在步骤S104中，对采用第一光罩处理后的基板进行N+重掺杂处理，以形成分别位于NMOS沟道14两侧的源极区和漏极区。具体的，采用第三光罩对除NMOS沟道之外的NMOS区域进行N+重掺杂处理，以形成位于NMOS沟道14两侧的源极区和漏极区。

接下来，在步骤S105中，在N+重掺杂处理后的基板上形成栅绝缘层之后，在栅绝缘层上形成栅电极层并进行N-轻掺杂处理，以形成NMOS沟道与其源极区和漏极区之间的N-轻掺杂区。具体的，在进行N+重掺杂处理后的基板上沉积一层绝缘材料以形成栅绝缘层；在栅绝缘层上沉积一层金属材料并进行处理以形成栅极层；采用第四光罩对NMOS沟道进行N-轻掺杂处理以形成位于NMOS沟道与其两侧源极区和漏极区之间的N-轻掺杂区。

接下来，在步骤S106中，采用第二光罩对N-轻掺杂区处理后的基板进行P+重掺杂处理，以形成PMOS沟道15两侧的源极区和漏极区以及PMOS沟道与其两侧源极区和漏极区之间的P-轻掺杂区。具体的，采用第二光罩对除PMOS沟道之外的部分PMOS区域进行P+重掺杂处理，其中，第二光罩上用于遮挡PMOS沟道的区域宽度大于第一光罩上用于遮挡PMOS沟道的区域宽度，以使得PMOS区域上经P+重掺杂处理和P-轻掺杂处理的区域形成源极区和漏极区，只经过P-轻掺杂处理的区域形成P-轻掺杂区。这样，通过改变PMOS沟道上方光罩遮挡部分的宽度，在不增加光罩数量的基础上，可以同步改善PMOS的热载流子效应。

该步骤对应的基板结构如图3所示。第二光罩22用于遮挡PMOS沟道的区域的宽度b大于第一光罩中对应区域的宽度a。对应于宽度b大于宽度a对应的区域只进行了一次P-轻掺杂处理，该区域形成两个P-轻掺杂区151。两个P-轻掺杂区151的外侧连接源极区152和漏极区153。在步骤105中形成的NMOS沟道两侧的两个N-轻掺杂区141，两个N-轻掺杂区141的外侧连接源极区142和漏极区143。NMOS区域和PMOS区域上形成有栅绝缘层16，栅绝缘层16上形成有栅极层17，栅极层包括NMOS沟道对应的栅极和PMOS沟道对应的栅极。

接下来，在步骤S107中，在栅电极层和裸露的栅绝缘层上形成介质层，并蚀刻连通NMOS沟道的源极区和漏极区及PMOS沟道的源极区和漏极区的第一过孔。

接下来，在步骤S108中，在介质层上形成PMOS晶体管和NMOS晶体管的源漏极，其中，PMOS晶体管和NMOS晶体管的源漏极通过对应的第一过孔与对应的源漏极连接。

接下来，在步骤S109中，在PMOS晶体管和NMOS晶体管的源漏极及裸露的介质层上形成平坦层。具体的，在PMOS晶体管和NMOS晶体管的源漏极及裸露的介质层上沉积一层平坦化绝缘层材料形成平坦层。

接下来，在步骤S110中，在平坦层上形成公共电极层。具体的，在平坦层上沉积导电材料并进行处理形成公共电极图案。

接下来，在步骤S111中，在公共电极层上形成钝化层并蚀刻连通至NMOS晶体管的漏极的第二过孔。具体的，在公共电极层上沉积钝化材料形成钝化层，并在该层进行蚀刻处理形成连接NMOS晶体管的漏极的第二过孔。

最后，在步骤S112中，在钝化层上形成透明导电层，透明导电层通过第二过孔连接NMOS晶体管的漏极。具体的，在钝化层上沉积一层氧化铟锡材料并进行处理形成像素电极层，该像素电极层通过第二过孔与NMOS晶体管的漏极连接。

根据本发明的另一个方面，还提供了一种采用以上所述的方法制作的低温多晶硅阵列基板，该阵列基板通过现有的12道制程完成，并且在不增加光罩的基础上，形成PMOS沟道两侧的P-轻掺杂区，可以改善PMOS的热载流子效应。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。