半导体器件的利记博彩app

相关申请的交叉引用

本申请要求于2015年11月16日在韩国知识产权局提交的韩国专利申请no.10-2015-0160290的优先权，该申请的内容以引用方式全文并入本文中。

示例实施例涉及一种半导体器件。

背景技术：

近来信息媒体的分布的增长已导致半导体器件的功能性的提升。为了确保更高的竞争力，可能需要新的半导体产品通过更高度的集成来满足更低成本和更高质量的要求。半导体继续缩小以实现更高的集成。

正在进行的研究致力于增大半导体器件的操作速度和提高集成密度。半导体器件配有诸如金属氧化物半导体（mos）晶体管的分立器件。半导体器件的集成导致mos晶体管的栅极之间的距离逐渐减小，并且还导致栅极之间的接触形成区逐渐变窄。

技术实现要素：

示例实施例的一个目的是提供一种能够通过根据栅极间的间距调整源极/漏极接触部分的大小来提高操作性能和可靠性的半导体器件。

示例实施例旨在解决的目标不限于上述这些，并且本领域技术人员可基于下面提供的描述清楚地理解上面未提及的其它目标。

根据示例实施例，一种半导体器件包括：衬底，其包括第一区和第二区；形成在第一区的衬底上的第一栅极结构和第二栅极结构，第一栅极结构与第二栅极结构间隔开第一距离；形成在第二区的衬底上的第三栅极结构和第四栅极结构，第三栅极结构与第四栅极结构间隔开与第一距离不同的第二距离；第一层间绝缘膜，其位于第一区的衬底上，并且包括第一下层间绝缘膜和位于第一下层间绝缘膜上的第一上层间绝缘膜，第一下层间绝缘膜包围第一栅极结构的侧壁的一部分和第二栅极结构的侧壁的一部分；第二层间绝缘膜，其位于第二区的衬底上，并且包括第二下层间绝缘膜和位于第二下层间绝缘膜上的第二上层间绝缘膜，第二下层间绝缘膜包围第三栅极结构的侧壁的一部分和第四栅极结构的侧壁的一部分；第一接触部分，其形成在第一栅极结构与第二栅极结构之间并且在第一层间绝缘膜中，第一接触部分具有第一宽度；以及第二接触部分，其形成在第三栅极结构与第四栅极结构之间并且在第二层间绝缘膜中，第二接触部分具有与第一宽度不同的第二宽度，其中第一宽度基于第一栅极结构的上表面，第二宽度基于第三栅极结构的上表面。

在本发明构思的一些示例实施例中，第一下层间绝缘膜不介于第一上层间绝缘膜与第一栅极结构的侧壁之间以及不介于第一上层间绝缘膜与第二栅极结构的侧壁之间。

在本发明构思的一些示例实施例中，第一距离大于第二距离，第一宽度大于第二宽度。

在本发明构思的一些示例实施例中，半导体器件还可包括形成在第一下层间绝缘膜与第一栅极结构的侧壁之间以及第一下层间绝缘膜与衬底的上表面之间的第一衬垫。

在本发明构思的一些示例实施例中，第一衬垫不在第一上层间绝缘膜与第一栅极结构的侧壁之间延伸。

在本发明构思的一些示例实施例中，第一栅极结构的侧壁上的第一衬垫的最上面的部分的高度低于第一栅极结构的上表面的高度。

在本发明构思的一些示例实施例中，半导体器件还可包括形成在第二下层间绝缘膜与第三栅极结构的侧壁之间以及第二下层间绝缘膜与衬底的上表面之间的第二衬垫。

在本发明构思的一些示例实施例中，第一接触部分与第一栅极结构和第二栅极结构接触，并且第二接触部分与第三栅极结构和第四栅极结构接触。

在本发明构思的一些示例实施例中，衬底还包括第三区。而且，所述半导体器件还可包括：形成在第三区的衬底上的第五栅极结构和第六栅极结构，第五栅极结构与第六栅极结构间隔开大于第一距离和第二距离的第三距离；以及第五栅极结构与第六栅极结构之间的第三接触部分，第三接触部分具有第三宽度。

在本发明构思的一些示例实施例中，第三宽度大于第一宽度和第二宽度。

在本发明构思的一些示例实施例中，第三宽度基本等于第一宽度和第二宽度之一。

在本发明构思的示例实施例中，第一接触部分与第一栅极结构和第二栅极结构接触，第二接触部分与第三栅极结构和第四栅极结构接触，并且第三接触部分不接触第五栅极结构和第六栅极结构中的至少一个。

在本发明构思的一些示例实施例中，第一上层间绝缘膜的厚度基本等于第二上层间绝缘膜的厚度。

在本发明构思的一些示例实施例中，第一栅极结构包括第一栅电极，第三栅极结构包括第二栅电极，并且第一栅电极的侧壁的斜率的符号不同于第二栅电极的侧壁的斜率的符号。

在本发明构思的一些示例实施例中，第一栅极结构包括第一栅电极，第三栅极结构包括第二栅电极，并且第一栅电极的侧壁的斜率的符号与第二栅电极的侧壁的斜率的符号相同。

在本发明构思的一些示例实施例中，第一上层间绝缘膜的厚度与第一层间绝缘膜的厚度的比率不同于第二上层间绝缘膜的厚度与第二层间绝缘膜的厚度的比率。

在本发明构思的一些示例实施例中，所述半导体器件还可包括形成在第一栅极结构与第二栅极结构之间的第一源极/漏极以及形成在第三栅极结构与第四栅极结构之间的第二源极/漏极。第一接触部分与第一源极/漏极连接，并且第二接触部分与第二源极/漏极连接。

在本发明构思的一些示例实施例中，第一栅极结构包括限定沟槽的栅极间隔件、沿着所述沟槽的侧壁和底表面形成的栅极绝缘膜以及位于栅极绝缘膜上并且填充所述沟槽的栅电极。

在本发明构思的一些示例实施例中，所述半导体器件还可包括从衬底突出的第一鳍式图案和第二鳍式图案。第一栅极结构和第二栅极结构与第一鳍式图案交叉，并且第三栅极结构和第四栅极结构与第二鳍式图案交叉。

根据另一示例实施例，一种半导体器件包括：衬底，其包括第一区和第二区；形成在第一区的衬底上的第一栅极结构和第二栅极结构，第一栅极结构与第二栅极结构间隔开第一距离；形成在第二区的衬底上的第三栅极结构和第四栅极结构，第三栅极结构与第四栅极结构间隔开大于第一距离的第二距离；第一衬垫，其沿着第一栅极结构的侧壁的一部分、衬底的上表面和第二栅极结构的侧壁的一部分延伸；第二衬垫，其沿着第三栅极结构的侧壁的一部分、衬底的上表面和第四栅极结构的侧壁的一部分延伸；第一层间绝缘膜，其位于第一衬垫上，并且包围第一栅极结构的侧壁和第二栅极结构的侧壁；第二层间绝缘膜，其位于第二衬垫上，并且包围第三栅极结构的侧壁和第四栅极结构的侧壁；第一接触部分，其形成在第一栅极结构与第二栅极结构之间和第一层间绝缘膜中，第一接触部分具有第一宽度；以及第二接触部分，其形成在第三栅极结构与第四栅极结构之间和第二层间绝缘膜中，第二接触部分具有大于第一宽度的第二宽度，其中第一宽度基于第一栅极结构的上表面的宽度或与第一栅极结构的上表面的宽度相关联，第二宽度基于第三栅极结构的上表面的宽度或与第三栅极结构的上表面的宽度相关联。

在本发明构思的一些示例实施例中，第一层间绝缘膜包括第一衬垫上的第一下层间绝缘膜和位于第一下层间绝缘膜上的第一上层间绝缘膜，并且第二层间绝缘膜包括第二衬垫上的第二下层间绝缘膜和位于第二下层间绝缘膜上的第二上层间绝缘膜。

在本发明构思的一些示例实施例中，第一下层间绝缘膜不介于第一上层间绝缘膜与第一栅极结构的侧壁之间以及不介于第一上层间绝缘膜与第二栅极结构的侧壁之间，并且第二下层间绝缘膜不介于第二上层间绝缘膜与第三栅极结构的侧壁之间以及不介于第二上层间绝缘膜与第四栅极结构的侧壁之间。

在本发明构思的一些示例实施例中，第一栅极结构的侧壁上的第一衬垫的最上面的部分的高度低于第一栅极结构的上表面的高度，并且第三栅极结构的侧壁上的第二衬垫的最上面的部分的高度低于第三栅极结构的上表面的高度。

在本发明构思的一些示例实施例中，从第一栅极结构的上表面至第一衬垫的最上面的部分的距离基本等于从第三栅极结构的上表面至第二衬垫的最上面的部分的距离。

在本发明构思的一些示例实施例中，第一栅极结构包括第一栅电极，第三栅极结构包括第二栅电极，并且第一栅电极的侧壁的斜率的符号不同于第二栅电极的侧壁的斜率的符号。

在本发明构思的一些示例实施例中，从第一栅极结构的上表面至第一衬垫的最上面的部分的距离大于从第三栅极结构的上表面至第二衬垫的最上面的部分的距离。

在本发明构思的一些示例实施例中，第一栅极结构包括第一栅电极，第三栅极结构包括第二栅电极，并且第一栅电极的侧壁的斜率的符号与第二栅电极的侧壁的斜率的符号相同。

在本发明构思的一些示例实施例中，第一栅电极的侧壁和第二栅电极的侧壁与衬底的上表面正交。

在本发明构思的一些示例实施例中，第一接触部分与第一栅极结构的侧壁和第二栅极结构的侧壁接触，并且第二接触部分与第三栅极结构的侧壁和第四栅极结构的侧壁接触。

在本发明构思的一些示例实施例中，第一接触部分的宽度和第二接触部分的宽度随着相对于衬底的上表面的距离增大而增大。

在本发明构思的一些示例实施例中，随着相对于衬底的上表面的距离增大，第一接触部分的宽度减小然后增大，并且第二接触部分的宽度增大。

根据又一示例实施例，一种半导体器件包括：衬底，其包括第一区和第二区；形成在第一区的衬底上的第一栅极结构和第二栅极结构，第一栅极结构与第二栅极结构间隔开第一距离；形成在第二区的衬底上的第三栅极结构和第四栅极结构，第三栅极结构与第四栅极结构间隔开小于第一距离的第二距离；沿着第一栅极结构的侧壁、衬底的上表面和第二栅极结构的侧壁形成的第一衬垫，第一衬垫不形成在第一栅极结构的上表面和第二栅极结构的上表面上；沿着第三栅极结构的侧壁、衬底的上表面和第四栅极结构的侧壁形成的第二衬垫，第二衬垫不形成在第三栅极结构的上表面和第四栅极结构的上表面上；第一层间绝缘膜，其位于第一衬垫上，并且包围第一栅极结构的侧壁和第二栅极结构的侧壁；第二层间绝缘膜，其位于第二衬垫上，并且包围第三栅极结构的侧壁和第四栅极结构的侧壁；第一接触部分，其形成在第一栅极结构与第二栅极结构之间和第一层间绝缘膜中，第一接触部分具有第一宽度；以及第二接触部分，其形成在第三栅极结构与第四栅极结构之间和第二层间绝缘膜中，第二接触部分具有小于第一宽度的第二宽度，其中第一宽度基于第一栅极结构的上表面的宽度或与第一栅极结构的上表面的宽度相关联，并且第二宽度基于第三栅极结构的上表面的宽度或与第三栅极结构的上表面的宽度相关联。

在本发明构思的一些示例实施例中，从衬底的上表面至第一衬垫的最上面的部分的高度基本等于从衬底的上表面至第一栅极结构的上表面的高度。

在本发明构思的一些示例实施例中，第一层间绝缘膜包括第一下层间绝缘膜和位于第一下层间绝缘膜上的第一上层间绝缘膜，并且第一下层间绝缘膜不介于第一上层间绝缘膜与第一栅极结构的侧壁之间以及不介于第一上层间绝缘膜与第二栅极结构的侧壁之间。

在本发明构思的一些示例实施例中，第一衬垫形成在第一栅极结构的侧壁的一部分和第二栅极结构的侧壁的一部分上，并且从衬底的上表面至第二衬垫的最上面的部分的高度基本等于从衬底的上表面至第三栅极结构的上表面的高度。

在本发明构思的一些示例实施例中，第一栅极结构的侧壁上的第一衬垫的最上面的部分的高度低于第一栅极结构的上表面的高度。

在本发明构思的一些示例实施例中，第二层间绝缘膜包括第二下层间绝缘膜和位于第二下层间绝缘膜上的第二上层间绝缘膜，并且第二下层间绝缘膜不介于第二上层间绝缘膜与第三栅极结构的侧壁之间以及不介于第二上层间绝缘膜与第四栅极结构的侧壁之间。

在本发明构思的一些示例实施例中，第一接触部分与第一栅极结构和第二栅极结构接触，并且第二接触部分与第三栅极结构和第四栅极结构接触。

在本发明构思的一些示例实施例中，第一栅极结构包括限定沟槽的栅极间隔件以及沿着沟槽的侧壁和底表面形成的栅极绝缘膜。

根据又一示例实施例，一种半导体器件包括：栅极结构，其位于衬底上，并且包括第一侧壁和第二侧壁；第一源极/漏极，其邻近于栅极结构的第一侧壁；第二源极/漏极，其邻近于栅极结构的第二侧壁；衬垫，其沿着栅极结构的第一侧壁、栅极结构的第二侧壁、第一源极/漏极的上表面和第二源极/漏极的上表面延伸；以及接触部分，其与栅极结构的第一侧壁接触并且与第一源极/漏极连接，其中栅极结构的第一侧壁上的衬垫的高度不同于栅极结构的第二侧壁上的衬垫的高度。

在本发明构思的一些示例实施例中，栅极结构的第一侧壁上的衬垫的高度低于栅极结构的第二侧壁上的衬垫的高度。

在本发明构思的一些示例实施例中，衬垫形成在栅极结构的第一侧壁的一部分上以及栅极结构的第二侧壁的一部分上。

在本发明构思的一些示例实施例中，不形成与栅极结构的第二侧壁接触并且与第二源极/漏极连接的接触部分。

在本发明构思的一些示例实施例中，半导体器件还可包括包围栅极结构的第二侧壁并且覆盖衬垫的上表面的层间绝缘膜。

在本发明构思的一些示例实施例中，从衬底的上表面至衬垫的最上面的部分的距离小于从衬底的上表面至层间绝缘膜的上表面的距离。

在本发明构思的一些示例实施例中，层间绝缘膜包括衬垫上的下层间绝缘膜和位于下层间绝缘膜上的上层间绝缘膜，并且下层间绝缘膜不介于上层间绝缘膜与栅极结构的第二侧壁之间。

在本发明构思的一些示例实施例中，接触部分的宽度随着相对于衬底的上表面的距离增大而增大。

在本发明构思的一些示例实施例中，栅极结构包括栅电极，并且栅电极的宽度随着相对于衬底的上表面的距离增大而减小。

在本发明构思的一些示例实施例中，栅极结构包括栅电极，并且随着相对于衬底的上表面的距离增大，栅电极的宽度基本不变。

在本发明构思的一些示例实施例中，随着相对于衬底的上表面的距离增大，接触部分的宽度减小然后增大。

在本发明构思的一些示例实施例中，栅极结构包括限定沟槽的栅极间隔件以及沿着沟槽的侧壁和底表面形成的栅极绝缘膜。

在一些示例实施例中，一种半导体器件包括：衬底，其包括第一区和第二区；第一区的衬底上的第一栅极结构和第二栅极结构，第一栅极结构与第二栅极结构间隔开第一距离；第二区的衬底上的第三栅极结构和第四栅极结构，第三栅极结构与第四栅极结构间隔开与第一距离不同的第二距离；第一栅极结构与第二栅极结构之间的第一接触部分，第一接触部分具有第一宽度；以及第三栅极结构与第四栅极结构之间的第二接触部分，第二接触部分具有第二宽度；第一宽度与第一距离成比例；并且第二宽度与第二距离成比例。

附图说明

通过参照附图详细描述示例实施例，示例实施例的以上和其它目的、特征和优点将对于本领域普通技术人员变得更加清楚，其中：

图1是为了解释根据一些示例实施例的半导体器件而提供的布局图；

图2是沿着图1的线a-a和b-b截取的剖视图；

图3以放大形式示出了图2的第一栅极结构部分和第三栅极结构部分；

图4a至图4d是沿着图1的线c-c截取的剖视图的各个示例；

图5a和图5b是沿着图1的线d-d截取的剖视图的各个示例；

图6是为了解释根据一些示例实施例的半导体器件而提供的示图；

图7是为了解释根据一些示例实施例的半导体器件而提供的示图；

图8是为了解释根据一些示例实施例的半导体器件而提供的示图；

图9以放大形式示出了图8的第一栅极结构部分和第三栅极结构部分；

图10是为了解释根据一些示例实施例的半导体器件而提供的示图；

图11是为了解释根据一些示例实施例的半导体器件而提供的示图；

图12是为了解释根据一些示例实施例的半导体器件而提供的示图；

图13是为了解释根据一些示例实施例的半导体器件而提供的示图；

图14是为了解释根据一些示例实施例的半导体器件而提供的示图；

图15a是为了解释根据一些示例实施例的半导体器件而提供的示图；

图15b是图15a的方形区域p的放大的示例示图；

图16是为了解释根据一些示例实施例的半导体器件而提供的示图；

图17是为了解释根据一些示例实施例的半导体器件而提供的示图；

图18以放大形式示出了图17的第一栅极结构部分和第三栅极结构部分；

图19是为了解释根据一些示例实施例的半导体器件而提供的示图；

图20是为了解释根据一些示例实施例的半导体器件而提供的示图；

图21是为了解释根据一些示例实施例的半导体器件而提供的示图；

图22是为了解释根据一些示例实施例的半导体器件而提供的布局图；

图23是沿着图22的线a-a、b-b和e-e截取的剖视图；

图24是为了解释根据一些示例实施例的半导体器件而提供的示图；

图25是为了解释根据一些示例实施例的半导体器件而提供的示图；

图26是为了解释根据一些示例实施例的半导体器件而提供的布局图；

图27是沿着图26的线d-d截取的剖视图；以及

图28是包括根据示例实施例的半导体器件的soc系统的框图。

具体实施方式

通过参照以下示例实施例和附图的详细描述，可更加容易地理解本发明构思及其实现方法的优点和特征。然而，本发明构思可以许多不同形式实现，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本发明的范围传递给本领域技术人员，并且本发明构思将仅由权利要求限定。在附图中，为了清楚起见，夸大了层和区的厚度。

应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”或“耦接至”另一元件或层时，其可直接位于另一元件或层上、直接连接至或耦接至另一元件或层，或者可存在中间元件或中间层。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”或“直接耦接至”另一元件或层时，则不存在中间元件或中间层。相同标号始终指代相同元件。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。另外，还应该理解，当一层被称作“位于”两层“之间”时，其可为所述两层之间的唯一层，或者也可存在一个或多个中间层。

应该理解，虽然本文中可使用术语例如第一、第二等来描述多个元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，例如下面讨论的第一元件、第一组件或第一部分可被称作第二元件、第二组件或第二部分，而不脱离本发明构思的教导。

本文所用的术语仅仅是为了描述特定实施例，并且不旨在限制示例实施例。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。还应该理解，当术语“包括”和/或“包括……的”用于本说明书中时，其指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。

除非另外限定，否则本文中使用的所有技术术语和科学术语具有与本发明所属领域的普通技术人员之一通常理解的含义相同的含义。应该注意，除非另有说明，否则本文提供的任何和所有示例或示例术语仅旨在更好地示出本发明，而非限制本发明的范围。另外，除非另外定义，否则在通用词典中定义的所有术语不应该被过于正式地解释。

在附图中，为了清楚地示出，可夸大层和区的尺寸。相同标号始终指代相同元件。相同标号在整个说明书中始终指代相同元件。

为了方便描述，本文中可使用诸如“在……下方”、“在……之下”、“下部”、“在……之上”、“上部”等的空间相对术语，以描述附图中所示的一个元件或特征与另一个（或一些）元件或特征的关系。应该理解，空间相对术语旨在涵盖使用中或操作中的器件的除图中所示的取向之外的不同取向。例如，如果图中的器件颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”的元件将因此被取向为“在其它元件或特征之上”。因此，示例性术语“在……之下”可涵盖“在……之上”和“在……之下”这两个取向。器件可按照其它方式取向（旋转90度或位于其它取向），并且将相应地解释本文所用的空间相对描述语。

本文参照作为示例实施例的理想实施例（和中间结构）的示意图的剖视图描述示例实施例。这样，作为例如制造技术和/或公差的结果，可以预见附图中的形状的变化。因此，示例实施例不应被理解为限于本文示出的区的具体形状，而是旨在包括例如由制造工艺导致的形状的偏差。例如，示为矩形的注入区将通常具有圆形或弯曲特征和/或在其边缘具有注入浓度的梯度，而非从注入区至非注入区二元变化。同样地，通过注入形成的掩埋区可导致在位于掩埋区与通过其发生注入的表面之间的区中的一些注入。因此，图中示出的区实际上是示意性的，并且它们的形状不旨在示出器件的区的实际形状，并且不旨在限制示例实施例的范围。

除非另外限定，否则本文中使用的所有术语（包括技术术语和科学术语）具有与示例实施例所属领域的普通技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些术语应该被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应该被理想化地或过于正式地解释。如本文所用，当诸如“……中的至少一个”的表述出现于元件的列表之后时，修饰元件的整个列表而不修饰列表中的单独的元件。

当在本说明书中结合数值使用术语“约”或“基本”时，意指相关的数值包括所列数值的±10%左右的容差。而且，当在本说明书中提到百分比时，其意指这些百分比是基于重量的，即，重量百分比。表述“最高达”包括零至所列上限以及它们之间的所有值这些量。当指明范围时，所述范围包括它们之间的例如以0.1%的增量增加的所有值。而且，当结合几何形状使用词语“一般”和“基本”时，其意指不要求该几何形状的精度，而是该形状的范围也在本公开的范围内。虽然实施例的管状元件可为圆柱形，但是也考虑其它管状横截面形式，诸如方形、矩形、椭圆形、三角形和其它形状。

虽然未示出一些剖视图的对应的平面图和/或透视图，但是本文示出的器件结构的剖视图针对沿着平面图中将示出的两个不同方向和/或沿着透视图中将示出的三个不同方向延伸的多个器件结构提供了支持。所述两个不同方向可以或可以不彼此正交。所述三个不同方向可包括可以与所述两个不同方向正交的第三方向。所述多个器件结构可在相同电子装置中集成。例如，当在剖视图中示出一个器件结构（例如，一个存储器单元结构或一个晶体管结构）时，电子装置可包括多个所述器件结构（例如，各存储器单元结构或各晶体管结构），如将通过电子装置的平面图示出的那样。所述多个器件结构可按照阵列和/或按照二维图案排列。

虽然关于根据一些示例实施例的半导体器件的附图例示了包括鳍式图案形状的沟道区的鳍式晶体管（finfet），但是示例实施例不限于此。当然，以下情况都是可能的：根据一些示例实施例的半导体器件可包括隧穿晶体管（隧穿fet）、包括纳米线的晶体管、包括纳米片材的晶体管或者三维（3d）晶体管。另外，根据一些示例实施例的半导体器件可包括双极结型晶体管、横向扩散的金属氧化物半导体（ldmos）晶体管等。

而且，虽然根据一些示例实施例的半导体器件例示为利用鳍式图案的多沟道晶体管，但是半导体器件也可为平面晶体管。

下文中，将参照图1至图5b解释根据一些示例实施例的半导体器件。

图1是被提供以解释根据一些示例实施例的半导体器件的布局图。图2是沿着图1的线a-a和b-b截取的剖视图。图3按照放大形式示出了图2的第一栅极结构部分和第三栅极结构部分。图4a至图4d是沿着图1的线c-c截取的剖视图的各个示例。图5a和图5b是沿着图1的线d-d截取的剖视图的各个示例。

参照图1至图5b，根据一些示例实施例的半导体器件可包括第一鳍式图案110、第二鳍式图案310、第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第一接触部分170和第二接触部分370。

衬底100可包括第一区i和第二区ii。第一区i和第二区ii可为彼此间隔开的区或者彼此连接的区。另外，形成在第一区i中的晶体管和形成在第二区ii中的晶体管可为相同类型的晶体管或彼此不同类型的晶体管。

衬底100可为体硅或者绝缘体上硅（soi）。可替换地，衬底100可为硅衬底，或者可包括诸如（例如）硅锗、绝缘体上硅锗（sgoi）、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或者锑化镓的其它物质，但是不限于此。

在第一区i中，可形成第一鳍式图案110、第一栅极结构120、第二栅极结构220和第一接触部分170。

第一鳍式图案110可在衬底100上且在第一方向x1上纵长地延伸。第一鳍式图案110可从衬底100突出。

第一鳍式图案110可为衬底100的一部分，并且可包括从衬底100生长的外延层。

例如，第一鳍式图案110可包括诸如硅或者锗的元素半导体材料。另外，例如，第一鳍式图案110可包括诸如iv-iv族化合物半导体或者iii-v族化合物半导体的化合物半导体。

具体地说，以iv-iv族化合物半导体为例，第一鳍式图案110可为包括例如碳（c）、硅（si）、锗（ge）或锡（sn）中的至少两种或更多种的二元化合物或者三元化合物，或者掺有iv族元素的上述二元或三元化合物。

以iii-v族化合物半导体为例，第一鳍式图案110可为通过iii族元素（可为铝（al）、镓（ga）或铟（in）中的至少一种）与v族元素（可为磷（p）、砷（as）或锑（sb）之一）的组合形成的二元化合物、三元化合物或者四元化合物之一。

在根据一些示例实施例的半导体器件中，假设第一鳍式图案110是硅鳍式图案。

场绝缘膜105可形成为包围第一鳍式图案110的一部分。可通过场绝缘膜105限定第一鳍式图案110。因此，第一鳍式图案110的一部分可向上突出高于场绝缘膜105的上表面。

例如，场绝缘膜105可包括氧化物膜、氮化物膜、氧氮化物膜或者将氧化物膜、氮化物膜、氧氮化物膜组合的膜。

与图4a不同，在图4c中，可在场绝缘膜105与第一鳍式图案110之间以及场绝缘膜105与衬底100之间额外形成第一场衬垫106。

第一场衬垫106可沿着被场绝缘膜105包围的第一鳍式图案110的侧壁以及沿着衬底100的上表面形成。第一场衬垫106可不向上突出得高于场绝缘膜105的上表面。

第一场衬垫106可包括例如多晶硅、非晶硅、氧氮化硅、氮化硅或氧化硅中的至少一个。

另外，与图4a不同，在图4d中，可在场绝缘膜105与第一鳍式图案110之间以及场绝缘膜105与衬底100之间额外形成第二场衬垫107和第三场衬垫108。

第二场衬垫107可沿着被场绝缘膜105包围的第一鳍式图案110的侧壁以及沿着衬底100的上表面形成。

第三场衬垫108可形成在第二场衬垫107上。第三场衬垫108可沿着第二场衬垫107形成。

例如，第二场衬垫107可包括多晶硅或非晶硅。例如，第三场衬垫108可包括氧化硅。

第一栅极结构120可在第二方向y1上延伸。第一栅极结构120可形成为与第一鳍式图案110交叉。

第一栅极结构120可包括第一栅电极130、第一栅极绝缘膜125和第一栅极间隔件135。

第二栅极结构220可在第二方向y1上延伸。第二栅极结构220可形成为与第一鳍式图案110交叉。第二栅极结构220可与第一栅极结构120间隔开第一距离l1。

第二栅极结构220可包括第二栅电极230、第二栅极绝缘膜225和第二栅极间隔件235。

第一栅极间隔件135和第二栅极间隔件235可分别形成在第一鳍式图案110上。第一栅极间隔件135可限定出在第二方向y1上延伸的第一沟槽135t。第二栅极间隔件235可限定出在第二方向y1上延伸的第二沟槽235t。

第一栅极间隔件135的外侧壁可为在第二方向y1上延伸的第一栅极结构的第一侧壁120a和第一栅极结构的第二侧壁120b。另外，第二栅极间隔件235的外侧壁可为第二栅极结构的侧壁220a。

另外，根据示例，第一栅极间隔件135和第二栅极间隔件235可用作用于形成自对准接触的导向件。因此，第一栅极间隔件135和第二栅极间隔件235可包括相对于将在下面描述的第一层间绝缘膜180具有蚀刻选择性的材料。

第一栅极间隔件135和第二栅极间隔件235各自可包括例如氮化硅（sin）、氧氮化硅（sion）、二氧化硅（sio2）、氧碳氮化硅（siocn）以及它们的组合中的至少一个。

如所示的那样，第一栅极间隔件135和第二栅极间隔件235可各自为单一膜。然而，这只是为了便于示出而提供的，示例实施例不限于此。

当第一栅极间隔件135和第二栅极间隔件235为多层膜时，第一栅极间隔件135和第二栅极间隔件235的各层膜中的至少一层可包括诸如氧碳氮化硅（siocn）的低k介电材料。

另外，当第一栅极间隔件135和第二栅极间隔件235为多层膜时，第一栅极间隔件135和第二栅极间隔件235的各层膜中的至少一层可具有l形。

另外，当第一栅极间隔件135和第二栅极间隔件235为多层膜时，第一栅极间隔件135和第二栅极间隔件235可各自为l形膜与i形膜的组合。

第一栅极绝缘膜125可形成在第一鳍式图案110和场绝缘膜105上。第一栅极绝缘膜125可沿着第一沟槽135t的侧壁和底表面形成。第一栅极绝缘膜125可沿着向上突出高于场绝缘膜105的第一鳍式图案110的轮廓以及沿着场绝缘膜105的上表面和第一栅极间隔件135的内侧壁而形成。

另外，可在第一栅极绝缘膜125与第一鳍式图案110之间额外形成界面层126。参照图2，虽然未示出，但是也可在第一栅极绝缘膜125与第一鳍式图案110之间额外形成界面层。

如图4b所示，界面层126可沿着突出得高于场绝缘膜105的上表面的第一鳍式图案110的轮廓形成，但是示例实施例不限于此。

根据用于形成界面层126的方法，界面层126可沿着场绝缘膜105的上表面延伸。

下文中，通过参照其中为了便于解释而省略了界面层126的示意的附图来解释示例实施例。

第二栅极绝缘膜225可形成在第一鳍式图案110上。第二栅极绝缘膜225可沿着第二沟槽235t的侧壁和底表面形成。

对第二栅极绝缘膜225的描述可与对第一栅极绝缘膜125的描述相似或相同，并且下面将不重复描述。

例如，第一栅极绝缘膜125和第二栅极绝缘膜225可各自包括氧化硅、氧氮化硅、氮化硅或者介电常数高于氧化硅的介电常数的高k介电材料中的至少一个。

例如，高k介电材料可包括氧化铪、铪硅氧化物、铪铝氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物或铌锌酸铅中的一个或多个。

另外，虽然主要参照氧化物来解释上述高k介电材料，但是可替换地，高k介电材料可包括上述金属材料的氮化物（例如，氮化铪）或氧氮化物（例如，氧氮化铪）中的一个或多个，但是不限于此。

第一栅电极130可形成在第一栅极绝缘膜125上。第一栅电极130可填充第一沟槽135t。

第二栅电极230可形成在第二栅极绝缘膜225上。第二栅电极230可填充第二沟槽235t。

如所示的那样，第一栅电极130和第二栅电极230可为单一膜。然而，这只是为了便于示出而提供的，并且示例实施例不限于此。也就是说，以下情况当然是可能的：第一栅电极130和第二栅电极230可各自包括诸如阻挡膜、功函数调整膜、填充膜等的多层膜。

例如，第一栅电极130和第二栅电极230可包括氮化钛（tin）、碳化钽（tac）、氮化钽（tan）、钛硅氮化物（tisin）、钽硅氮化物（tasin）、钽钛氮化物（tatin）、钛铝氮化物（tialn）、钽铝氮化物（taaln）、氮化钨（wn）、钌（ru）、钛铝（tial）、钛铝碳氮化物（tialc-n）、钛铝碳化物（tialc）、碳化钛（tic）、钽碳氮化物（tacn）、钨（w）、铝（al）、铜（cu）、钴（co）、钛（ti）、钽（ta）、镍（ni）、铂（pt）、镍铂（ni-pt）、铌（nb）、氮化铌（nbn）、碳化铌（nbc）、钼（mo）、氮化钼（mon）、碳化钼（moc）、碳化钨（wc）、铑（rh）、钯（pd）、铱（ir）、锇（os）、银（ag）、金（au）、锌（zn）、钒（v）以及它们的组合中的至少一个。

第一栅电极130和第二栅电极230可各自包括导电金属氧化物、导电金属氧氮化物等以及上述材料的氧化形式。

第一源极/漏极140可形成在第一栅极结构120与第二栅极结构220之间。第一源极/漏极140可形成为邻近于第一栅极结构的第一侧壁120a。

第二源极/漏极145可形成为邻近于第一栅极结构的第二侧壁120b。

如所示的那样，第一源极/漏极140和第二源极/漏极145可包括形成在第一鳍式图案110中的外延层，但是示例实施例不限于此。第一源极/漏极140和第二源极/漏极145可为形成在第一鳍式图案110中的杂质区，并且可包括沿着第一鳍式图案110的轮廓形成的外延层。

例如，第一源极/漏极140和第二源极/漏极145可为抬升的源极/漏极。

如图5a和图5b所示，第一源极/漏极140可不包括沿着场绝缘膜105的上表面延伸的外圆周，但是这只是为了方便解释而提供的，并且示例实施例不限于此。也就是说，第一源极/漏极140可包括沿着场绝缘膜105的上表面延伸并且与场绝缘膜105进行表面接触的外圆周。

当根据一些示例实施例的第一区i中的半导体器件是pmos晶体管时，第一源极/漏极140和第二源极/漏极145可包括压应力材料。例如，压应力材料可为与si相比具有更高的晶格常数的诸如sige的材料。例如，压应力材料可通过将压应力施加至第一鳍式图案110上来提高沟道区中的载流子的迁移率。

可替换地，当根据一些示例实施例的第一区i中的半导体器件是nmos晶体管时，第一源极/漏极140和第二源极/漏极145可包括拉应力材料。例如，当第一鳍式图案110是硅时，第一源极/漏极140和第二源极/漏极145可为与硅相比具有更小的晶格常数的诸如sic的材料。例如，拉应力材料可通过将拉应力施加至第一鳍式图案110上来提高沟道区中的载流子的迁移率。

同时，当根据一些示例实施例的第一区i中的半导体器件是nmos晶体管时，第一源极/漏极140和第二源极/漏极145可包括与第一鳍式图案110相同的材料，即，硅。

在第二区ii中，可形成第二鳍式图案310、第三栅极结构320、第四栅极结构420和第二接触部分370。

第二鳍式图案310可在第三方向x2上在衬底100上纵长地延伸。第二鳍式图案310可从衬底100突出。

第二鳍式图案310可为衬底100的一部分，并且可包括从衬底100生长的外延层。

像第一鳍式图案110那样，第二鳍式图案310可包括多种半导体材料。然而，在根据一些示例实施例的半导体器件中，假设第二鳍式图案310是硅鳍式图案。

第三栅极结构320可在第四方向y2上延伸。第三栅极结构320可形成为与第二鳍式图案310交叉。

第三栅极结构320可包括第三栅电极330、第三栅极绝缘膜325和第三栅极间隔件335。

第四栅极结构420可在第四方向y2上延伸。第四栅极结构420可形成为与第二鳍式图案310交叉。第四栅极结构420可与第三栅极结构320间隔开第二距离l2。

第四栅极结构420可包括第四栅电极430、第四栅极绝缘膜425和第四栅极间隔件435。

第三栅极间隔件335和第四栅极间隔件435可分别形成在第二鳍式图案310上。第三栅极间隔件335可限定出在第四方向y2上延伸的第三沟槽335t。第四栅极间隔件435可限定出在第四方向y2上延伸的第四沟槽435t。

第三栅极间隔件335的外侧壁可为在第四方向y2上延伸的第三栅极结构的第一侧壁320a和第三栅极结构的第二侧壁320b。另外，第四栅极间隔件435的外侧壁可为第四栅极结构的侧壁420a。

关于第三栅极间隔件335和第四栅极间隔件435的描述可与关于第一栅极间隔件135和第二栅极间隔件235的描述基本相似或相同，因此，下面将不重复描述。

第三栅极绝缘膜325可形成在第二鳍式图案310上。第三栅极绝缘膜325可沿着第三沟槽335t的侧壁和底表面形成。

第四栅极绝缘膜425可形成在第二鳍式图案310上。第四栅极绝缘膜425可沿着第四沟槽435t的侧壁和底表面形成。

对第三栅极绝缘膜325和第四栅极绝缘膜425的描述可与对第一栅极绝缘膜125的描述基本相似或相同，因此，下面将不重复描述。

例如，第三栅极绝缘膜325和第四栅极绝缘膜425可各自包括氧化硅、氧氮化硅、氮化硅或介电常数比氧化硅的介电常数更高的高k介电材料中的至少一个。

第三栅电极330可形成在第三栅极绝缘膜325上。第三栅电极330可填充第三沟槽335t。

第四栅电极430可形成在第四栅极绝缘膜425上。第四栅电极430可填充第四沟槽435t。

下面将不重复描述第三栅电极330和第四栅电极430的材料和堆叠结构，因为该描述可与对第一栅电极130和第二栅电极230的描述基本相似或相同。

第三源极/漏极340可形成在第三栅极结构320与第四栅极结构420之间。第三源极/漏极340可形成为邻近于第三栅极结构的第一侧壁320a。

第四源极/漏极345可形成为邻近于第三栅极结构的第二侧壁320b。

如所示的那样，第三源极/漏极340和第四源极/漏极345可包括形成在第二鳍式图案310中的外延层，但是示例实施例不限于此。第三源极/漏极340和第四源极/漏极345可为形成在第二鳍式图案310中的杂质区，并且可包括沿着第二鳍式图案310的轮廓形成的外延层。

例如，第三源极/漏极340和第四源极/漏极345可为抬升的源极/漏极。

当根据一些示例实施例的第二区ii中的半导体器件是pmos晶体管时，第三源极/漏极340和第四源极/漏极345可包括压应力材料。例如，压应力材料可为与si相比具有更高的晶格常数的诸如sige的材料。例如，压应力材料可通过将压应力施加至第二鳍式图案310上来提高沟道区中的载流子迁移率。

可替换地，当根据一些示例实施例的第二区ii中的半导体器件是nmos晶体管时，第三源极/漏极340和第四源极/漏极345可包括拉应力材料。例如，当第一鳍式图案310是硅时，第三源极/漏极340和第四源极/漏极345可为与硅相比具有更小的晶格常数的诸如sic的材料。例如，拉应力材料可通过将拉应力施加至第二鳍式图案310上来提高沟道区中的载流子迁移率。

同时，当根据一些示例实施例的第二区ii中的半导体器件是nmos晶体管时，第三源极/漏极340和第四源极/漏极345可包括与第二鳍式图案310相同材料，即，硅。

第一层间绝缘膜180可形成在第一区i的衬底100上。第一层间绝缘膜180可覆盖第一鳍式图案110、第一源极/漏极140和第二源极/漏极145。

第一层间绝缘膜180可包围第一栅极结构的第一侧壁120a、第一栅极结构的第二侧壁120b和第二栅极结构的侧壁220a。

第一层间绝缘膜180的上表面可与第一栅极结构120的上表面和第二栅极结构220的上表面处于同一平面。

第一层间绝缘膜180可包括按次序堆叠在衬底100上的第一下层间绝缘膜181和第一上层间绝缘膜182。

第一下层间绝缘膜181可形成在第一鳍式图案110上。第一下层间绝缘膜181可包围第一栅极结构的第一侧壁120a的一部分、第一栅极结构的第二侧壁120b的一部分和第二栅极结构的侧壁220a的一部分。

例如，第一下层间绝缘膜181可包括氧化硅、氧氮化硅、氮化硅、可流动氧化物（fox）、东燃硅氮烷（tosz）、未掺杂的石英玻璃（usg）、硼硅玻璃（bsg）、磷硅玻璃（psg）、硼磷硅玻璃（bpsg）、等离子体增强的正硅酸乙酯（peteos）、氟硅酸盐玻璃（fsg）、掺碳氧化硅（cdo）、干凝胶、气凝胶、非晶氟化碳、有机硅酸盐玻璃（osg）、聚对二甲苯、双苯并环丁烯（bcb）、silk、聚酰亚胺、多孔聚合材料或它们的组合，但不限于此。

第一上层间绝缘膜182可形成在第一下层间绝缘膜181上。第一上层间绝缘膜182可包围未被第一下层间绝缘膜181包围的第一栅极结构的第一侧壁120a、第一栅极结构的第二侧壁120b和第二栅极结构的侧壁220a。

例如，第一上层间绝缘膜182可包括氧化硅、氧氮化硅、氮化硅、可流动氧化物（fox）、东燃硅氮烷（tosz）、未掺杂的石英玻璃（usg）、硼硅玻璃（bsg）、磷硅玻璃（psg）、硼磷硅玻璃（bpsg）、等离子体增强的正硅酸乙酯（peteos）、氟硅酸盐玻璃（fsg）、掺碳氧化硅（cdo）、干凝胶、气凝胶、非晶氟化碳、有机硅酸盐玻璃（osg）、帕利灵、双苯并环丁烯（bcb）、silk、聚酰亚胺、多孔聚合材料或它们的组合，但不限于此。

第一下层间绝缘膜181不介于第一上层间绝缘膜182与第一栅极结构的侧壁120a、120b之间，也不介于第一上层间绝缘膜182与第二栅极结构的侧壁220a之间。

第一下层间绝缘膜181可包围第一栅极结构120的侧壁至对应于第一下层间绝缘膜181的厚度t11的高度。另外，第一上层间绝缘膜182可包围第一栅极结构120的侧壁至对应于第一上层间绝缘膜182的厚度t12的高度。

另外，第一下层间绝缘膜181与第一上层间绝缘膜182之间的边界表面可为例如弯曲表面。当通过利用干法蚀刻工艺形成第一下层间绝缘膜181并且随后在第一下层间绝缘膜181上形成第一上层间绝缘膜182时，第一下层间绝缘膜181与第一上层间绝缘膜182之间的边界表面可为弯曲表面。

第二层间绝缘膜380可形成在第二区ii的衬底100上。第二层间绝缘膜380可覆盖第二鳍式图案310、第三源极/漏极340和第四源极/漏极345。

第二层间绝缘膜380可包围第三栅极结构的第一侧壁320a、第三栅极结构的第二侧壁320b和第四栅极结构420的侧壁420a。

例如，第二层间绝缘膜380的上表面可与第三栅极结构320的上表面和第四栅极结构420的上表面处于同一平面。

第二层间绝缘膜380可包括按次序堆叠在衬底100上的第二下层间绝缘膜381和第二上层间绝缘膜382。

第二下层间绝缘膜381可形成在第二鳍式图案310上。第二下层间绝缘膜381可包围第三栅极结构的第一侧壁320a的一部分、第三栅极结构的第二侧壁320b的一部分和第四栅极结构的侧壁420a的一部分。

第二上层间绝缘膜382可形成在第二下层间绝缘膜381上。第二上层间绝缘膜382可包围未被第二下层间绝缘膜381包围的第三栅极结构的第一侧壁320a、第三栅极结构的第二侧壁320b和第四栅极结构的侧壁420a。

第二下层间绝缘膜381不介于第二上层间绝缘膜382与第三栅极结构的侧壁320a、320b之间，也不介于第二上层间绝缘膜382与第四栅极结构的侧壁420a之间。

第二下层间绝缘膜381可包围第三栅极结构320的侧壁至对应于第二下层间绝缘膜381的厚度t21的高度。另外，第二上层间绝缘膜382可包围第三栅极结构320的侧壁至对应于第二上层间绝缘膜382的厚度t22的高度。

另外，第二下层间绝缘膜381与第二上层间绝缘膜382之间的边界表面可为例如弯曲表面。

第二下层间绝缘膜381可与第一下层间绝缘膜181包括相同材料。

下文中，假设第二上层间绝缘膜382与第一上层间绝缘膜182包括相同材料，但是示例实施例不限于此。

第三层间绝缘膜190可形成在第一层间绝缘膜180和第二层间绝缘膜380上。例如，第三层间绝缘膜190可形成在衬底100的第一区i和第二区ii上。

例如，第三层间绝缘膜190可包括氧化硅、氧氮化硅、氮化硅、可流动氧化物（fox）、东燃硅氮烷（tosz）、未掺杂的石英玻璃（usg）、硼硅玻璃（bsg）、磷硅玻璃（psg）、硼磷硅玻璃（bpsg）、等离子体增强的正硅酸乙酯（peteos）、氟硅酸盐玻璃（fsg）、掺碳氧化硅（cdo）、干凝胶、气凝胶、非晶氟化碳、有机硅酸盐玻璃（osg）、聚对二甲苯、双苯并环丁烯（bcb）、silk、聚酰亚胺、多孔聚合材料或它们的组合，但不限于此。

第一接触部分170可形成在第一栅极结构120与第二栅极结构220之间。第一接触部分170可形成为邻近于第一栅极结构的第一侧壁120a。

第一接触部分170可形成在第三层间绝缘膜190和第一层间绝缘膜180中。第一接触部分170可不接触第一栅极结构120和第二栅极结构220。第一接触部分170可与第一源极/漏极140连接。

第一接触部分170可具有第一宽度w1。例如，第一接触部分170的第一宽度w1可基于第一栅极结构120的上表面和第二栅极结构220的上表面各自的宽度，或与第一栅极结构120的上表面和第二栅极结构220的上表面各自的宽度相关联，但是这仅是为了便于解释而提供的，并且示例实施例不限于此。也就是说，第一接触部分170的第一宽度w1可基于第三层间绝缘膜190的上表面的宽度。

另外，第一接触部分170的第一宽度w1可为在第一方向x1上的宽度。

参照图5a，第一接触部分170与第一源极/漏极140之间的边界表面可为包括在第一源极/漏极140中的外延层的刻面（facet）。

可替换地，参照图5b，第一接触部分170与第一源极/漏极140之间的边界表面可为弯曲表面。第一接触部分170与第一源极/漏极140之间的边界表面可取决于针对接触孔形成处理使用哪种蚀刻工艺来形成第一接触部分170。

虽然图5a和图5b中未示出，但是可在第一接触部分170与第一源极/漏极140之间额外形成硅化物层。

第二接触部分370可形成在第三栅极结构320与第四栅极结构420之间。第二接触部分370可形成为邻近于第三栅极结构的第一侧壁320a。

第二接触部分370可形成在第三层间绝缘膜190和第二层间绝缘膜380中。第二接触部分370可不接触第三栅极结构320和第四栅极结构420。第二接触部分370可与第三源极/漏极340连接。

第二接触部分370可具有第二宽度w2。例如，第二接触部分370的第二宽度w2可基于第三栅极结构320的上表面和第四栅极结构420的上表面。另外，第二接触部分370的第二宽度w2可为在第三方向x2上的宽度。

第二接触部分370与第三源极/漏极340之间的边界表面可与图5a和图5b中示出的相似或相同。

例如，第一接触部分170和第二接触部分370可包括钽（ta）、氮化钽（tan）、钛（ti）、氮化钛（tin）、钌（ru）、钴（co）、镍（ni）、硼化镍（nib）、氮化钨（wn）、铝（al）、钨（w）、铜（cu）、钴（co）或者掺杂的多晶硅中的至少一个。

虽然第一接触部分170和第二接触部分370示为单个图案，但是这仅是为了便于解释，并且示例实施例不限于此。第一接触部分170和第二接触部分370可各自包括阻挡膜和形成在阻挡膜上的填充膜。

第一栅极结构120与第二栅极结构220之间间隔开的第一距离l1可与第三栅极结构320与第四栅极结构420之间间隔开的第二距离l2不同。另外，第一接触部分170的第一宽度w1可与第二接触部分370的第二宽度w2不同。

例如，第一栅极结构120与第二栅极结构220之间间隔开的第一距离l1可小于第三栅极结构320与第四栅极结构420之间间隔开的第二距离l2。另外，第一接触部分170的第一宽度w1可小于第二接触部分370的第二宽度w2。

换句话说，在根据一些示例实施例的半导体器件中，形成在栅极结构之间的接触部分的宽度可随着邻近的栅极结构之间的距离增大而增大。

在根据示例实施例的半导体器件中，第一下层间绝缘膜181的应力特征可与第一上层间绝缘膜182的应力特征不同。另外，第二下层间绝缘膜381的应力特征可与第二上层间绝缘膜382的应力特征不同。

更具体地说，例如，当第一下层间绝缘膜181具有拉应力特征时，第一上层间绝缘膜182可具有压应力特征。相反，当第一下层间绝缘膜181具有压应力特征时，第一上层间绝缘膜182可具有拉应力特征。

如本文所用的表述“拉应力特征”是指具有将栅电极或者栅极间隔件朝着层间绝缘膜拉动的拉力的层间绝缘膜。

更具体地说，通过具有拉应力特征的层间绝缘膜，栅极间隔件受到在从栅电极到层间绝缘膜的方向上作用的力。

相反，通过具有压应力特征的层间绝缘膜，栅极间隔件受到在从层间绝缘膜到栅电极的方向上作用的力。

因为第一层间绝缘膜180可包括彼此具有不同应力特征的第一下层间绝缘膜181和第一上层间绝缘膜182，所以第一层间绝缘膜180的整体应力特征可根据第一下层间绝缘膜181与第一上层间绝缘膜182之间的厚度、体积等的差异而变化。

另外，第一下层间绝缘膜181和第一上层间绝缘膜182可包括彼此不同的材料，或者可替换地，可包括彼此相同的材料。

当第一下层间绝缘膜181和第一上层间绝缘膜182包括彼此相同的材料时，用于形成第一下层间绝缘膜181的条件（包括热处理条件）和用于形成第一上层间绝缘膜182的条件（包括热处理条件）可彼此不同。因此，第一下层间绝缘膜181和第一上层间绝缘膜可具有彼此不同的应力特征。

将参照图13和其它图描述其中第一下层间绝缘膜181和第一上层间绝缘膜182包括相同材料的示例。

第二下层间绝缘膜381可具有相同材料，并且可与第一下层间绝缘膜181受到相同的后处理。因此，第二下层间绝缘膜381可与第一下层间绝缘膜181具有相同的应力特征。

为了便于解释，下文中假设第一下层间绝缘膜181和第二下层间绝缘膜381具有拉应力特征并且第一上层间绝缘膜182和第二上层间绝缘膜382具有压应力特征。

参照图3，第一栅电极130包括侧壁130s和底表面130b。第三栅电极330包括侧壁330s和底表面330b。

第一栅电极的侧壁130s可相对于第一栅电极的底表面130b形成第一角α。第三栅电极的侧壁330s可相对于第三栅电极的底表面330b形成第二角β。

在这种情况下，第一栅电极的侧壁130s相对于第一栅电极的底表面130b的第一角α可为直角，并且第三栅电极的侧壁330s相对于第三栅电极的底表面330b的第二角β可为直角。

换句话说，随着相对于衬底100的上表面的距离增大，第一栅电极130的宽度和第三栅电极330的宽度可不变。随着相对于第一栅电极的底表面130b的距离增大，第一栅电极130的宽度可不变，并且随着相对于第三栅电极的底表面330b的距离增大，第三栅电极330的宽度可不变。

另外，第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率可具有相同的符号。

作为替代性实施例，第一栅电极的侧壁130s和第一栅电极的底表面130b的交点以及第三栅电极的侧壁330s和第三栅电极的底表面330b的交点可形成圆角。然而，即使在所述示例中，清楚的是，本领域技术人员将能够获得第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率。

同时，作为图3所示的内容的替代形式，第一栅电极的侧壁130s相对于第一栅电极的底表面130b的第一角α和第三栅电极的侧壁330s相对于第三栅电极的底表面330b的第二角β可均为钝角或锐角。即使在以上示例中，第一栅电极的侧壁130s的斜率的符号和第三栅电极的侧壁330s的斜率的符号可仍然相同。

当第一栅电极的侧壁130s相对于第一栅电极的底表面130b的第一角α和第三栅电极的侧壁330s相对于第三栅电极的底表面330b的第二角β二者均为钝角时，本文中限定第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率为正号。

如果情况与上述的示例相反，则本文中限定第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率为负号。

当第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率二者具有正号时，第一栅电极130的宽度和第三栅电极330的宽度可随着相对于衬底100的上表面的距离增大而增大。

相反，当第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率二者具有负号时，第一栅电极130的宽度和第三栅电极330的宽度可随着相对于衬底100的上表面的距离增大而减小。

当第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率二者具有相同符号时，第一层间绝缘膜180的应力特征和第二层间绝缘膜380的应力特征可相同。

第一栅极结构120与第二栅极结构220之间的第一距离l1可小于第三栅极结构320与第四栅极结构420之间的第二距离l2。在这种情况下，当第一上层间绝缘膜182的厚度t12和第二上层间绝缘膜382的厚度t22基本相同时，因为第二上层间绝缘膜382具有比第一上层间绝缘膜182的体积更大的体积，所以第二上层间绝缘膜382的压应力变得大于第一上层间绝缘膜182的压应力。

在这样的示例中，通过第二层间绝缘膜380施加至第三栅极结构320的压应力变得大于通过第一层间绝缘膜180施加至第一栅极结构120的压应力。因此，第一层间绝缘膜180的应力特征和第二层间绝缘膜380的应力特征可不相同。

因此，当第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率二者具有相同符号时，第一上层间绝缘膜182的厚度t12和第二上层间绝缘膜382的厚度t22可不同。例如，第一上层间绝缘膜182的厚度t12可比第二上层间绝缘膜382的厚度t22更厚。

结果，可等同地获得第一层间绝缘膜180的应力特征和第二层间绝缘膜380的应力特征。

换句话说，第一上层间绝缘膜182的厚度t12与第一层间绝缘膜180的厚度（t11+t12）的比率以及第二上层间绝缘膜382的厚度t22与第二层间绝缘膜380的厚度（t21+t22）的比率可相对于彼此变化，从而可等同地获得第一层间绝缘膜180的应力特征和第二层间绝缘膜380的应力特征。

也就是说，通过使第一上层间绝缘膜182的厚度t12与第一层间绝缘膜180的厚度（t11+t12）的比率以及第二上层间绝缘膜382的厚度t22与第二层间绝缘膜380的厚度（t21+t22）的比率相对于彼此改变，可使第一栅电极的侧壁130s的斜率的符号与第三栅电极的侧壁330s的斜率的符号一致。

图6是为了解释根据一些示例实施例的半导体器件而提供的示图。图7是为了解释根据一些示例实施例的半导体器件而提供的示图。为了便于解释，下面将主要解释以上参照图1至图5b未解释的不同之处。

为了便于参考，图6和图7是按照放大形式示出图2的第一栅极结构部分和第三栅极结构部分的示图。

参照图6和图7，在根据一些示例实施例的半导体器件中，第一上层间绝缘膜182的厚度t12和第二上层间绝缘膜382的厚度t22可基本相同。

也就是说，第一上层间绝缘膜182的厚度t12与第一层间绝缘膜180的厚度（t11+t12）的比率和第二上层间绝缘膜382的厚度t22与第二层间绝缘膜380的厚度（t21+t22）的比率可基本相同。

在这种情况下，第一栅极结构120与第二栅极结构220之间的第一距离l1可小于第三栅极结构320与第四栅极结构420之间的第二距离l2。

因此，第二上层间绝缘膜382的体积变得大于第一上层间绝缘膜182的体积。

因为第一上层间绝缘膜182和第二上层间绝缘膜382可各自具有压应力特征，所以第二上层间绝缘膜382的压应力变得大于第一上层间绝缘膜182的压应力。

首先，在根据一些示例实施例的半导体器件中，当栅电极的侧壁相对于栅电极的底表面形成直角时，在本文中将栅极侧壁的斜率的符号定义为不同于正号和负号。

如图6所示，第一栅电极130的宽度可随着相对于第一栅电极的底表面130b的距离增大而增大。

因为第一栅电极的侧壁130s可相对于第一栅电极的底表面130b形成钝角，所以第一栅电极的侧壁130s可具有正斜率。

相反，随着相对于第三栅电极的底表面330b的距离增大，第三栅电极330的宽度可不变。第三栅电极的侧壁330s可相对于第三栅电极的底表面330b形成直角。

因此，第一栅电极的侧壁130s的斜率的符号和第三栅电极的侧壁330s的斜率的符号可彼此不同。

如图7所示，随着相对于第一栅电极的底表面130b的距离增大，第一栅电极130的宽度可不变。第一栅电极的侧壁130s可相对于第一栅电极的底表面130b形成直角。

相反，第三栅电极330的宽度可随着相对于第三栅电极的底表面330b的距离增大而减小。因为第三栅电极的侧壁330s可相对于第三栅电极的底表面330b形成锐角，所以第三栅电极的侧壁330s可具有负斜率。

因此，第一栅电极的侧壁130s的斜率的符号和第三栅电极的侧壁330s的斜率的符号可彼此不同。

如果第一上层间绝缘膜182和第二上层间绝缘膜382具有拉应力，则图6的第一栅电极的侧壁130s的斜率的符号可为负号，并且图7的第三栅电极的侧壁330s的斜率的符号可为负号。

图8是为了解释根据一些示例实施例的半导体器件而提供的示图。图9按照放大形式示出了图8的第一栅极结构部分和第三栅极结构部分。

为了便于解释，下面将主要解释以上参照图1至图5b未解释的不同之处。

参照图8和图9，根据一些示例实施例的半导体器件还可包括第一衬垫185和第二衬垫385。

第一衬垫185可形成在第一层间绝缘膜180与第一栅极结构的侧壁120a和120b之间、第一层间绝缘膜180与第二栅极结构的侧壁220a之间以及第一层间绝缘膜180与衬底100之间。

第一衬垫185可沿着第一栅极结构的侧壁120a和120b、衬底100的上表面和第二栅极结构的侧壁220a形成。然而，第一衬垫185不形成在第一栅极结构120的上表面和第二栅极结构220的上表面上。

更具体地说，第一衬垫185可沿着第一栅极结构的第一侧壁120a的一部分、衬底100的上表面以及第二栅极结构的侧壁220a的一部分延伸，并且可沿着第一栅极结构的第二侧壁120b的一部分延伸。

沿着衬底100的上表面延伸的第一衬垫185可沿着第一源极/漏极140的上表面和第二源极/漏极145的上表面延伸。

因为第一衬垫185沿着第一栅极结构的侧壁120a、120b的一部分延伸，所以形成在第一栅极结构的侧壁120a、120b上的第一衬垫185的最上面的部分的高度可低于第一栅极结构120的上表面。

另外，因为第一衬垫185沿着第二栅极结构的侧壁220a的一部分延伸，所以形成在第二栅极结构的侧壁220a上的第一衬垫185的最上面的部分的高度可低于第二栅极结构220的上表面。

换句话说，从衬底100的上表面至形成在第一栅极结构的侧壁120a、120b上的第一衬垫185的最上面的部分的高度可低于从衬底100上表面至第一栅极结构120的上表面的高度。

例如，第一衬垫185可包括氮化硅、氧氮化硅、氧碳氮化硅（siocn）、氧化硅以及氮化硅、氧氮化硅、氧碳氮化硅（siocn）和氧化硅的组合中的一种。另外，第一衬垫185可为单一膜或多层膜。

第一层间绝缘膜180可形成在第一衬垫185上。第一层间绝缘膜180可包围形成有第一衬垫185的第一栅极结构的侧壁120a、120b和第二栅极结构的侧壁220a。

第一下层间绝缘膜181和第一上层间绝缘膜182可按次序布置在第一衬垫185上。

在形成第一衬垫185和第一下层间绝缘膜181的干法蚀刻之后，第一上层间绝缘膜182可形成在第一下层间绝缘膜181上。因此，第一衬垫185可不在第一上层间绝缘膜182与第一栅极结构的侧壁120a、120b之间延伸，但不限于此。

另外，第一上层间绝缘膜182可覆盖形成在第一栅极结构的侧壁120a、120b和第二栅极结构的侧壁220a上的第一衬垫185的上表面。

形成在第一下层间绝缘膜181上的第一上层间绝缘膜182的厚度t12可对应于从第一栅极结构120的上表面至第一衬垫185的最上面的部分的距离。

第一接触部分170可穿过形成在第一源极/漏极140的上表面上的第一衬垫185，并且与第一源极/漏极140连接。

第二衬垫385可形成在第二层间绝缘膜380与第三栅极结构的侧壁320a和320b之间、第二层间绝缘膜380与第四栅极结构的侧壁420a之间以及第二层间绝缘膜380与衬底100之间。

第二衬垫385可沿着第三栅极结构的侧壁320a和320b、衬底100的上表面和第四栅极结构的侧壁420a形成。然而，第二衬垫385不形成在第三栅极结构320的上表面和第四栅极结构420的上表面上。

更具体地说，第二衬垫385可沿着第三栅极结构的第一侧壁320a的一部分、衬底100的上表面和第四栅极结构的侧壁420a的一部分延伸，并且可沿着第三栅极结构的第二侧壁320b的一部分延伸。

沿着衬底100的上表面延伸的第二衬垫385可沿着第三源极/漏极340的上表面和第四源极/漏极345的上表面延伸。

由于第二衬垫385沿着第三栅极结构的侧壁320a、320b的一部分延伸，因此形成在第三栅极结构的侧壁320a、320b上的第二衬垫385的最上面的部分的高度可低于第三栅极结构320的上表面。

另外，因为第二衬垫385沿着第四栅极结构的侧壁420a的一部分延伸，所以形成在第四栅极结构的侧壁420a上的第二衬垫385的最上面的部分的高度可低于第四栅极结构420的上表面。

换句话说，从衬底100的上表面至形成在第三栅极结构的侧壁320a、320b上的第二衬垫385的最上面的部分的高度可低于从衬底100的上表面至第三栅极结构320的上表面的高度。

第二层间绝缘膜380可形成在第二衬垫385上。第二层间绝缘膜380可包围形成有第二衬垫385的第三栅极结构的侧壁320a、320b和第四栅极结构的侧壁420a。

第二下层间绝缘膜381和第二上层间绝缘膜382可按次序布置在第二衬垫385上。

在用于形成第二衬垫385和第二下层间绝缘膜381的干法蚀刻之后，第二上层间绝缘膜382可形成在第二下层间绝缘膜381上。

第二上层间绝缘膜382可覆盖形成在第三栅极结构的侧壁320a、320b和第四栅极结构的侧壁420a上的第二衬垫385的上表面。

形成在第二下层间绝缘膜381上的第二上层间绝缘膜382的厚度t22可对应于从第三栅极结构320的上表面至第二衬垫385的最上面的部分的距离。

第二接触部分370可穿过形成在第三源极/漏极340的上表面上的第二衬垫385，并且与第三源极/漏极340连接。

如图9所示，第一栅电极的侧壁130s的斜率和第三栅电极的侧壁330s的斜率可具有相同符号。例如，第一栅电极的侧壁130s和第三栅电极的侧壁330s可与衬底100的上表面正交。

第一栅极结构120与第二栅极结构220之间的第一距离l1可小于第三栅极结构320与第四栅极结构420之间的第二距离l2。

为了调整通过第一上层间绝缘膜182施加至第一栅极结构120的压应力的大小和通过第二上层间绝缘膜382施加至第三栅极结构320的压应力的大小，从第一栅极结构120的上表面至第一衬垫185的最上面的部分的距离t12可大于从第三栅极结构320的上表面至第二衬垫385的最上面的部分的距离t22。

图10是为了解释根据一些示例实施例的半导体器件而提供的示图。图11是为了解释根据一些示例实施例的半导体器件而提供的示图。为了便于解释，下面将主要解释以上参照图8和图9未解释的不同之处。

为了便于参考，图10和图11是按照放大形式示出图8的第一栅极结构部分和第三栅极结构部分的示图。

参照图10和图11，在根据一些示例实施例的半导体器件中，第一上层间绝缘膜182的厚度t12和第二上层间绝缘膜382的厚度t22可基本相同。

从第一栅极结构120的上表面至第一衬垫185的最上面的部分的距离t12和从第三栅极结构320的上表面至第二衬垫385的最上面的部分的距离t12可基本相同。

因为第一栅极结构120与第二栅极结构220之间的第一距离l1小于第三栅极结构320与第四栅极结构420之间的第二距离l2，所以第二上层间绝缘膜382的体积变得大于第一上层间绝缘膜182的体积。

因为第二上层间绝缘膜382的压应力变得大于第一上层间绝缘膜182的压应力，第一栅电极的侧壁130s的斜率的符号和第三栅电极的侧壁330s的斜率的符号可彼此不同。

如图10所示，第一栅电极的侧壁130s可形成正斜率，并且第三栅电极的侧壁330s可形成直角。

如图11所示，第一栅电极的侧壁130s可具有直角斜率，并且第三栅电极的侧壁330s可具有负斜率。

图12是为了解释根据一些示例实施例的半导体器件而提供的示图。图13是为了解释根据一些示例实施例的半导体器件而提供的示图。图14是为了解释根据一些示例实施例的半导体器件而提供的示图。为了便于解释，下面将主要解释以上参照图8和图9未解释的不同之处。

参照图12，在根据一些示例实施例的半导体器件中，第一衬垫185可沿着第一栅极结构的整个侧壁120a、120b以及第二栅极结构的侧壁220a形成。

另外，第二衬垫385可沿着第三栅极结构的整个侧壁320a、320b和第四栅极结构的侧壁420a形成。

换句话说，从衬底100的上表面至第一衬垫185的最上面的部分的高度可基本等于从衬底100的上表面至第一栅极结构120的上表面的高度。

另外，从衬底100的上表面至第二衬垫385的最上面的部分的高度可基本等于从衬底100的上表面至第三栅极结构320的上表面的高度。

虽然图12将第一下层间绝缘膜181与第一上层间绝缘膜182之间和第二下层间绝缘膜381与第二上层间绝缘膜382之间的边界表面示为平面，但是示例实施例不限于此。

参照图13，在根据一些示例实施例的半导体器件中，形成在第一衬垫185上的第一层间绝缘膜180可为单一膜。另外，形成在第二衬垫385上的第二层间绝缘膜380可为单一膜。

通过第一层间绝缘膜180和第二层间绝缘膜380是“单一膜”的陈述，其简单地意指第一层间绝缘膜180和第二层间绝缘膜380中的每个或至少一个由单一材料形成或者包括单一材料。

因此，虽然第一层间绝缘膜180和第二层间绝缘膜380中的每个或至少一个可由单一材料形成或者包括单一材料，但是第一层间绝缘膜180和第二层间绝缘膜380中的每个或至少一个可包括应力特征彼此不同的材料。如上所述，这是因为即使相同的材料在不同的形成条件（包括热处理条件等）下也可具有不同的应力特征。

即使第一层间绝缘膜180是单一膜，从衬底100的上表面至形成在第一栅极结构的侧壁120a、120b上的第一衬垫185的最上面的部分的高度可低于从衬底100的上表面至第一栅极结构120的上表面的高度。

另外，即使第二层间绝缘膜380是单一膜，从衬底100的上表面至形成在第三栅极结构的侧壁320a、320b上的第二衬垫385的最上面的部分的高度可低于从衬底100的上表面至第三栅极结构320的上表面的高度。

另外，从衬底100的上表面至形成在第一栅极结构的侧壁120a、120b上的第一衬垫185的最上面的部分的高度可与从衬底100的上表面至形成在第三栅极结构的侧壁320a、320b上的第二衬垫385的最上面的部分的高度不同。

参照图14，在根据一些示例实施例的半导体器件中，形成在第一衬垫185上的第一层间绝缘膜180可为单一膜。另外，第一衬垫185可沿着第一栅极结构的整个侧壁120a、120b和第二栅极结构的侧壁220a形成。

从衬底100的上表面至第一衬垫185的最上面的部分的高度可基本等于从衬底100的上表面至第一栅极结构120的上表面的高度。

例如，第一层间绝缘膜180可包括与第二下层间绝缘膜381的材料相同的材料并且具有相同的应力特征。

相反，第二衬垫385上的第二层间绝缘膜380可包括第二下层间绝缘膜381和第二上层间绝缘膜382。

从衬底100的上表面至形成在第三栅极结构的侧壁320a、320b上的第二衬垫385的最上面的部分的高度可低于从衬底100的上表面至第三栅极结构320的上表面的高度。

图15a是为了解释根据一些示例实施例的半导体器件而提供的示图。图15b是图15a的方形区域p的放大的示例示图。为了便于解释，下面将主要解释以上参照图1至图5b未解释的不同之处。

为了便于参考，图15b可为例示其中栅极间隔件为多层膜的示例的示图。也就是说，当栅极间隔件为单一膜时，其可为如图15a所示的i形。

参照图15a和图15b，在根据一些示例实施例的半导体器件中，第一接触部分170可接触第一栅极结构120和第二栅极结构220。

第一接触部分170可与第一栅极结构的第一侧壁120a和第二栅极结构的侧壁220a对齐。第一接触部分170可与第一源极/漏极140连接。

然而，可不形成与第一栅极结构的第二侧壁120b接触并且与第二源极/漏极145连接的接触部分。

第二接触部分370可接触第三栅极结构320和第四栅极结构420。

第二接触部分370可与第三栅极结构的第一侧壁320a和第四栅极结构的侧壁420a对齐。第二接触部分370可与第三源极/漏极340连接。

然而，可不形成与第三栅极结构的第二侧壁320b接触并且与第四源极/漏极345连接的接触部分。

例如，第一接触部分170的宽度和第二接触部分370的宽度可随着相对于衬底100的上表面的距离增大而增大。

如图15b所示，第一栅极间隔件135可为包括第一部分135a、第二部分135b和第三部分135c的三层膜，但是示例实施例不限于此。

例如，当第一栅极间隔件135形成为三层时，第一栅极间隔件135的第一部分至第三部分（135a、135b、135c）中的至少一个可具有l形。

如图15b所示，第一栅极间隔件的第一部分135a和第一栅极间隔件的第二部分135b可各自具有l形。然而，这仅是为了便于解释而提供的，并且示例实施例不限于此。

也就是说，当然，以下情况是可能的：第一栅极间隔件的第一部分135a和第一栅极间隔件的第二部分135b之一可具有l形。

另外，第一栅极间隔件的第一部分135a、第一栅极间隔件的第二部分135b或者第一栅极间隔件的第三部分135c中的至少一个可包括诸如氧碳氮化硅（siocn）层的低k材料。

图16是为了解释根据一些示例实施例的半导体器件而提供的示图。为了便于解释，下面将主要解释以上参照图15a未解释的不同之处。

参照图16，在根据一些示例实施例的半导体器件中，第一栅极结构120可包括第一覆盖图案150，并且第二栅极结构220可包括第二覆盖图案250。

另外，第三栅极结构320可包括第三覆盖图案350，并且第四栅极结构420可包括第四覆盖图案450。

例如，第一栅电极130可填充第一沟槽135t的一部分。第一覆盖图案150可形成在第一栅电极130上。第一覆盖图案150可填充在形成第一栅电极130之后第一沟槽135t的剩余部分。

虽然图16示出了在第一栅极间隔件135与第一覆盖图案150之间未形成第一栅极绝缘膜125，但是这仅是为了便于解释而提供的，并且示例实施例不限于此。

第一覆盖图案150的上表面可为第一栅极结构120的上表面。第一覆盖图案150的上表面可与第一层间绝缘膜180的上表面处于同一平面。

例如，第一覆盖图案150可包括相对于第一层间绝缘膜180具有蚀刻选择性的材料。

例如，第一覆盖图案150可包括氮化硅（sin）、氧氮化硅（sion）、二氧化硅（sio2）、碳氮化硅（sicn）、氧碳氮化硅（siocn）以及氮化硅（sin）、氧氮化硅（sion）、二氧化硅（sio2）、碳氮化硅（sicn）和氧碳氮化硅（siocn）的组合中的至少一个。

将省略关于第二覆盖图案250、第三覆盖图案350和第四覆盖图案450的描述，因为其与对第一覆盖图案150的描述相似或相同。

图17是为了解释根据一些示例实施例的半导体器件而提供的示图。图18按照放大形式示出了图17的第一栅极结构部分和第三栅极结构部分。为了便于解释，下面将主要解释以上参照图8和图9未解释的不同之处。

参照图17和图18，第一接触部分170可接触第一栅极结构120和第二栅极结构220。

第一接触部分170可与第一栅极结构的第一侧壁120a和第二栅极结构的侧壁220a对齐。第一接触部分170可与第一源极/漏极140连接。

然而，可不形成与第一栅极结构的第二侧壁120b接触并且与第二源极/漏极145连接的接触部分。

另外，第一衬垫185可位于第一接触部分170与第一栅极结构的第一侧壁120a之间。

可在形成第一接触部分170的处理中去除沿着第一源极/漏极140的上表面延伸的第一衬垫185，但是可不去除而是保留第一栅极结构的第一侧壁120a的一部分上的第一衬垫185。

可在形成第一接触部分170的处理中去除第一栅极结构的第一侧壁120a上的第一衬垫185的一部分。

然而，因为未形成与第一栅极结构的第二侧壁120b接触的接触部分，所以可不去除第一栅极结构的第二侧壁120b的该部分上的第一衬垫185。

因此，第一栅极结构的第一侧壁120a上的第一衬垫185的高度h11可与第一栅极结构的第二侧壁120b上的第一衬垫185的高度h12不同。

例如，第一栅极结构的第二侧壁120b上的第一衬垫185的高度h12可比第一栅极结构的第一侧壁120a上的第一衬垫185的高度h11高第一高度h13。

第二接触部分370可接触第三栅极结构320和第四栅极结构420。

第二接触部分370可与第三栅极结构的第一侧壁320a和第四栅极结构的侧壁420a对齐。第二接触部分370可与第三源极/漏极340连接。

然而，可不形成与第三栅极结构的第二侧壁320b接触并且与第四源极/漏极345连接的接触部分。

第二衬垫385可位于第二接触部分370与第三栅极结构的第一侧壁320a之间。

可在形成第二接触部分370的工艺中去除沿着第三源极/漏极340的上表面延伸的第二衬垫385，但是可不去除而是保留第三栅极结构的第一侧壁320a的一部分上的第二衬垫385。

可在形成第二接触部分370的处理中去除第三栅极结构的第一侧壁320a上的第二衬垫385的一部分。

然而，因为未形成与第三栅极结构的第二侧壁320b接触的接触部分，所以可不去除第三栅极结构的第二侧壁320b的该部分上的第二衬垫385。

因此，第三栅极结构的第一侧壁320a上的第二衬垫385的高度h21可与第三栅极结构的第二侧壁320b上的第二衬垫385的高度h22不同。

例如，第三栅极结构的第二侧壁320b上的第二衬垫385的高度h22可比第三栅极结构的第一侧壁320a上的第二衬垫385的高度h21高第二高度h23。

例如，第一接触部分170的宽度和第二接触部分370的宽度可随着相对于衬底100的上表面的距离增大而增大。

图19是为了解释根据一些示例实施例的半导体器件而提供的示图。图20是为了解释根据一些示例实施例的半导体器件而提供的示图。图21是为了解释根据一些示例实施例的半导体器件而提供的示图。

为了便于解释，下面将主要解释以上参照图17和图18未解释的不同之处。

为了便于参考，图19至图21是按照放大形式示出图17的第一栅极结构部分和第三栅极结构部分的示图。

参照图19，在根据一些示例实施例的半导体器件中，第一栅电极的侧壁130s可具有正斜率，并且第三栅电极的侧壁330s可具有成直角的斜率。

第一栅电极130的宽度可随着相对于第一鳍式图案110的上表面的距离增大而增大。另外，随着相对于第二鳍式图案310的上表面的距离增大，第三栅电极330的宽度可基本不变。

当第一栅电极的侧壁130s具有正斜率时，第一接触部分170的接触第一栅极结构的第一侧壁120a的侧壁可具有负斜率。

也就是说，第一接触部分170的宽度沿着从第一源极/漏极140的上表面朝着第一栅极结构的第一侧壁120a上的第一衬垫185的最上面的部分的方向从w11减小为w12。之后，第一接触部分170的宽度可沿着从第一衬垫185的最上面的部分朝着第一栅极结构120的上表面的方向而增大。

换句话说，随着相对于第一鳍式图案110的上表面的距离（即，随着相对于衬底100的上表面的距离）增大，第一接触部分170的宽度可减小然后增大。

相反，随着相对于第二鳍式图案310的上表面的距离（即，随着相对于衬底100的上表面的距离）增大，第二接触部分370的宽度可增大。

参照图20，在根据一些示例实施例的半导体器件中，第一栅电极的侧壁130s可具有成直角的斜率，并且第三栅电极的侧壁330s可具有负斜率。

第三栅电极330的宽度可随着相对于第二鳍式图案310的上表面的距离增大而减小。另外，随着相对于第一鳍式图案110的上表面的距离增大，第一栅电极130的宽度可基本不变。

随着相对于第一鳍式图案110的上表面的距离（即，随着相对于衬底100的上表面的距离）增大，第一接触部分170的宽度可增大。随着相对于第二鳍式图案310的上表面的距离（即，随着相对于衬底100的上表面的距离）增大，第二接触部分370的宽度可增大。

参照图21，在根据一些示例实施例的半导体器件中，包围第一栅极结构的第二侧壁120b的第一层间绝缘膜180和包围第三栅极结构的第二侧壁320b的第二层间绝缘膜380可为单一膜。

虽然第一层间绝缘膜180和第二层间绝缘膜380可各自由单一材料形成或者包括单一材料，但是它们各自可包括应力特征彼此不同的材料。

图22是为了解释根据一些示例实施例的半导体器件而提供的布局图。图23是沿着图22的线a-a、b-b和e-e截取的剖视图。

为了便于解释，下面将主要解释以上参照图1至图5b未解释的不同之处。

参照图22和图23，根据一些示例实施例的半导体器件可额外包括第三鳍式图案510、第五栅极结构520、第六栅极结构620和第三接触部分570。

衬底100可包括第一区i、第二区ii和第三区iii。第三区iii和第一区i和/或第二区ii可为彼此间隔开或者彼此连接的区。

在第三区iii中，可形成第三鳍式图案510、第五栅极结构520、第六栅极结构620和第三接触部分570。

第三鳍式图案510可在第五方向x3上在衬底100上纵长地延伸。第三鳍式图案510可从衬底100突出。

第五栅极结构520可在第六方向y3上延伸。第五栅极结构520可形成为与第三鳍式图案510交叉。

第六栅极结构620可在第六方向y3上延伸。第六栅极结构620可形成为与第三鳍式图案510交叉。第六栅极结构620可与第五栅极结构520间隔开第三距离l3。

第五栅极结构520与第六栅极结构620之间间隔开的距离l3可大于第一栅极结构120与第二栅极结构220之间间隔开的距离l1和第三栅极结构320与第四栅极结构420之间间隔开的距离l2。

另外，第五栅极结构520可包括第五栅电极、第五栅极绝缘膜和第五栅极间隔件，第六栅极结构620可包括第六栅电极、第六栅极绝缘膜和第六栅极间隔件。

对第五栅极结构520和第六栅极结构620的结构的描述可与对第一栅极结构120的描述基本相同，因此，下面将不重复描述。

第五源极/漏极540可形成在第五栅极结构520与第六栅极结构620之间。如所示的那样，第五源极/漏极540可包括形成在第三鳍式图案510中的外延层，但是示例实施例不限于此。

根据形成在第三区iii中的半导体器件是pmos还是nmos，第五源极/漏极540可包括拉应力材料或者压应力材料或者与第三鳍式图案510相同的材料。

第四层间绝缘膜580可形成在第三区iii的衬底100上。第四层间绝缘膜580可覆盖第三鳍式图案510和第五源极/漏极540。

第四层间绝缘膜580的上表面可与例如第五栅极结构520的上表面和第六栅极结构620的上表面处于同一平面。

对第四层间绝缘膜580的描述可与对第一层间绝缘膜180的描述基本相同，并且下面将不重复描述。

第三接触部分570可形成在第五栅极结构520与第六栅极结构620之间。

第三接触部分570可形成在第三层间绝缘膜190和第四层间绝缘膜580中。第三接触部分570可不接触第五栅极结构520和第六栅极结构620。第三接触部分570可与第五源极/漏极540连接。

第三接触部分570可具有第三宽度w3。例如，第三接触部分570的第三宽度w3可基于第五栅极结构520的上表面和第六栅极结构620的上表面，但是这仅是为了便于解释而提供的，并且示例实施例不限于此。也就是说，第三接触部分570的第三宽度w3可基于第三层间绝缘膜590的上表面。

另外，第三接触部分570的第三宽度w3可为在第五方向x3上的宽度。

如图23所示，第三接触部分570的第三宽度w3可大于第一接触部分170的第一宽度w1和第二接触部分370的第二宽度w2。

也就是说，形成在栅极结构之间的接触部分的宽度可随着栅极结构之间的距离增大而增大。

图24是为了解释根据一些示例实施例的半导体器件而提供的示图。为了便于解释，下面将主要解释以上参照图22和图23未解释的不同之处。

参照图24，在根据一些示例实施例的半导体器件中，第三接触部分570的第三宽度w3可大于第一接触部分170的第一宽度w1，但是基本等于第二接触部分370的第二宽度w2。

第五栅极结构520与第六栅极结构620之间间隔开的距离l3可大于第三栅极结构320与第四栅极结构420之间间隔开的距离l2，但是第三接触部分570的第三宽度w3可基本等于第二接触部分370的第二宽度w2。

图25是为了解释根据一些示例实施例的半导体器件而提供的示图。为了便于解释，下面将主要解释以上参照图24未解释的不同之处。

参照图25，在根据一些示例实施例的半导体器件中，第一接触部分170可接触第一栅极结构120和第二栅极结构220，并且第二接触部分370可接触第三栅极结构320和第四栅极结构420。

然而，虽然第五栅极结构520与第六栅极结构620之间间隔开的距离l3可大于第三栅极结构320与第四栅极结构420之间间隔开的距离l2，但是因为第三接触部分570的第三宽度w3基本等于第二接触部分370的第二宽度w2，所以第三接触部分570不接触第五栅极结构520和第六栅极结构620中的至少一个。

图26是为了解释根据一些示例实施例的半导体器件而提供的布局图。图27是沿着图26的线d-d截取的剖视图。

为了便于解释，下面将主要解释以上参照图1至图5b未解释的不同之处。

参照图26和图27，根据一些示例实施例的半导体器件可额外包括形成在第一区i中的第四鳍式图案210。

第四鳍式图案210可在第一方向x上延伸并与第一鳍式图案110并列。

第一栅极结构120和第二栅极结构220可各自与第一鳍式图案110和第四鳍式图案210交叉。

第一源极/漏极140可形成在第一鳍式图案110上。第六源极/漏极240可形成在第四鳍式图案210上。

形成在第一鳍式图案110和邻近的第四鳍式图案210上的第一源极/漏极140和第六源极/漏极240可彼此接触。

第一接触部分170可与彼此接触的第一源极/漏极140和第六源极/漏极240连接。

例如，第一接触部分170可包括共享的接触部分。

图28是包括根据示例实施例的半导体器件的soc系统的框图。

参照图28，soc系统1000包括应用处理器1001和动态随机存取存储器（dram）1060。

应用处理器1001可包括中央处理单元（cpu）1010、多媒体系统1020、总线1030、存储器系统1040和外围电路1050。

cpu1010可执行用于驱动soc系统1000所需的算术操作。在一些示例实施例中，可在包括多个核的多核环境上配置cpu1010。

多媒体系统1020可用于在soc系统1000上执行多种多媒体功能。这种多媒体系统1020可包括三维（3d）引擎模块、视频编解码器、显示系统、相机系统、后处理器等。

总线1030可用于在cpu1010、多媒体系统1020、存储器系统1040与外围电路1050之间交换数据通信。在一些示例实施例中，总线1030可具有多层结构。具体地说，总线1030的示例可为多层高级高性能总线（ahb）或者多层高级可扩展接口（axi），但是示例实施例不限于此。

存储器系统1040可提供应用处理器1001连接至外部存储器（例如，dram1060）和执行高速操作所需的环境。在一些示例实施例中，存储器系统1040可包括用于控制外部存储器（例如，dram1060）的分离的控制器（例如，dram控制器）。

外围电路1050可提供用于使soc系统1000与外部装置（例如，主板）无缝连接所需的环境。因此，外围电路1050可包括多种接口，以允许与连接至soc系统1000的外部装置可兼容地操作。

dram1060可用作对于应用处理器1001的操作所需的工作存储器。在一些示例实施例中，dram1060可如图所示排列在应用处理器1001外部。具体地说，dram1060可与应用处理器1001封装为层叠封装（pop）类型。

soc系统1000的上述组件中的至少一个可包括根据上面解释的示例实施例的半导体器件中的至少一个。

在具体实施方式的最后，本领域技术人员应该理解，在基本上不脱离本发明构思的原理的情况下，可对示例实施例作出许多变化和修改。因此，仅按照一般性和描述性的意义使用所公开的示例实施例，而不是为了限制的目的。