半导体器件的利记博彩app

本发明构思涉及具有电容器的半导体器件及制造该半导体器件的方法。

背景技术：

由于半导体元件具有更高容量且被更高度集成，设计规则可以被减小。设计规则中的此趋势也可以出现在动态随机存取存储器(dram)中，动态随机存取存储器是一种半导体存储元件。为了dram工作，每个单元中需要超过某一水平的电容。电容上的增大可以增加电容器中存储的电荷的量，从而改善半导体元件的刷新特性。半导体元件的改善的刷新特性能提高半导体元件的良品率。

电容器的可靠性可以取决于限定电容器的两电极和两电极之间的电介质的界面特性。这是由于电容器的电特性(诸如泄漏电流)可以由电介质的特性确定或换句话说被电介质的特性影响。

技术实现要素：

本发明构思的多方面提供具有电容器结构的半导体器件，所述电容器结构包括增大的用于沉积电介质层的空间。

本发明构思的多方面还提供具有电容器的半导体器件，所述电容器包括由高k材料制成的电介质层。

本发明构思的多方面提供制造具有电容器的半导体器件的方法，所述电容器包括由高k材料制成的电介质层。

然而，本发明构思的多方面不限于此处阐述的。通过参考以下给出的对本发明构思的详细描述，对本发明构思所属领域的普通技术人员来说，本发明构思的以上及其它方面将变得更加明显。

根据本发明构思的一些实施方式，一种半导体器件包括衬底，所述衬底具有其上的晶体管、在晶体管上的层间绝缘层、以及沿层间绝缘层的表面延伸的接触节点。接触节点被电联接到晶体管的相应源区/漏区。该半导体器件进一步包括在层间绝缘层的表面上的电容器结构。电容器结构分别包括从层间绝缘层的表面突出出去的绝缘图案、以及绝缘图案的彼此对立的侧壁上的下电极。绝缘图案是相对于电容器结构中相邻的一个的绝缘图案独立的结构，并且被置于层间绝缘层的表面上的接触节点中的相应接触节点之间。电容器结构中的每个的绝缘图案的其上包括下电极的彼此对立的侧壁与电容器结构中的在第一方向上相邻的一个的绝缘图案的其上包括下电极的彼此对立的侧壁共面，第一方向是绝缘图案的所述彼此对立的侧壁水平延伸的方向。

在一些实施方式中，绝缘图案的所述彼此对立的侧壁可以是第一彼此对立的侧壁，所述第一彼此对立的侧壁沿第一方向与电容器结构中相邻的一个的第一彼此对立的侧壁对准。绝缘图案可以进一步包括沿与第一方向交叉的第二方向在其第一彼此对立的侧壁之间延伸的第二侧壁。第二侧壁可以面向电容器结构中相邻的一个的第二侧壁。

在一些实施方式中，电容器结构可以进一步包括下电极上的电介质层图案、以及电介质层图案上的上电极。电介质层图案和上电极可以在衬底上在电容器结构之间连续延伸。

在一些实施方式中，绝缘图案的第二侧壁可以在其上包括电介质层图案，但是可以没有下电极。

在一些实施方式中，在俯视图中，绝缘图案可以不与接触节点中的相应接触节点重叠。绝缘图案的顶表面可以没有下电极，使得下电极可以限定第一导电部分和第二导电部分，所述第一导电部分和第二导电部分可以电接触接触节点中的相应接触节点并且可以彼此电隔离。

在一些实施方式中，电介质层图案的在电容器结构之间延伸的部分可以包括朝衬底延伸而超过绝缘图案的顶表面的凹陷部分，或可以包括延伸而远离衬底的凸起部分。

在一些实施方式中，绝缘图案的第一彼此对立的侧壁可以彼此平行地延伸，绝缘图案的第二侧壁可以垂直于第一彼此对立的侧壁延伸。第一导电部分和第二导电部分可以分别连续地从绝缘图案的第一彼此对立的侧壁延伸至接触节点中的相应接触节点的表面且沿接触节点中的相应接触节点的表面延伸。

在一些实施方式中，电容器结构还可以分别包括在绝缘图案和层间绝缘层的表面之间的绝缘层。在俯视图中，绝缘层可以在接触节点中的相应接触节点之间延伸并且可以不与接触节点中的相应接触节点重叠。

在一些实施方式中，电介质层图案可以包括具有约1000或更大的介电常数的材料。

在一些实施方式中，电介质层图案可以包括金属氮化物层和堆叠在金属氮化物层上的金属氧化物层。

在一些实施方式中，电容器结构中的相邻电容器结构的绝缘图案可以包括相同层的部分。

根据本发明构思的一些实施方式，提供具有电容器的半导体器件，所述半导体器件包括：具有晶体管的衬底；形成在衬底上且不重叠形成在衬底中的第一接触节点的第一绝缘图案；第二绝缘图案，其形成在衬底上，不重叠形成在衬底中的第二接触节点，且与第一绝缘图案分离；形成在部分衬底和第一绝缘图案的侧壁上的第一下电极；形成在部分衬底和第二绝缘图案的侧壁上的第二下电极；形成在第一下电极和第二下电极上的电介质层图案；以及形成在电介质层图案上的上电极。

根据本发明构思的一些实施方式，提供具有电容器的半导体器件，所述半导体器件包括：具有晶体管的衬底；形成在衬底上且彼此分离的第一绝缘图案和第二绝缘图案；形成在第一绝缘图案的第一表面上且不形成在邻近于第一表面的第二表面上的第一下电极；不形成在第二绝缘图案的面向第二表面的第三表面上且形成在邻近于第三表面的第四表面上的第二下电极；覆盖第一下电极和第二下电极且形成在第二表面和第三表面上以填充第一绝缘图案和第二绝缘图案之间的空间的电介质层图案；以及形成在电介质层图案上的上电极。

根据本发明构思的一些实施方式，提供具有电容器的半导体器件，所述半导体器件包括：形成在衬底上的第一绝缘图案；形成在衬底上从而在第一方向与第一绝缘图案分离的第二绝缘图案；在第一绝缘图案的高度方向沿第一绝缘图案的侧壁以及在与第一方向交叉的第二方向沿衬底形成的第一下电极；在第二绝缘图案的高度方向沿第二绝缘图案的侧壁以及在第二方向沿衬底形成的第二下电极；形成在第一下电极和第二下电极上以及第一绝缘图案和第二绝缘图案之间的电介质层图案；以及形成在电介质层图案上的上电极。

根据本发明构思的一些实施方式，提供制造半导体器件的方法，所述方法包括：在具有晶体管的衬底上形成第一绝缘线和第二绝缘线；在衬底以及第一和第二绝缘线上保形地形成下电极材料；去除形成在第一和第二绝缘线的顶表面上的下电极材料的至少一部分和形成在第一绝缘线和第二绝缘线之间的衬底上的下电极材料的至少一部分；通过在第二方向切割第一和第二绝缘线形成第一到第四绝缘图案；在第一到第四绝缘图案上形成电介质层图案；以及在电介质层图案上形成上电极，其中第一绝缘线在第一方向延伸，第二绝缘线在与第一方向交叉的第二方向与第一绝缘线分离且在第一方向延伸。

附图说明

通过参考附图详细描述本发明构思的示例实施方式，本发明构思的以上及其它方面和特征将变得更加明显，其中：

图1是根据本发明构思的实施方式的半导体器件的剖视图；

图2是根据本发明构思的实施方式的半导体器件的透视图；

图3是使电介质层图案和上电极从图2移除的半导体器件的透视图；

图4到图30是示出制造根据本发明构思的实施方式的半导体器件的方法的视图；

图31是根据本发明构思的实施方式的半导体器件的剖视图；

图32是根据本发明构思的实施方式的半导体器件的剖视图；

图33是根据本发明构思的实施方式的半导体器件的剖视图；

图34是根据本发明构思的实施方式的半导体器件的布局图；

图35是示例电子系统的框图，该示例电子系统包括根据本发明构思的实施方式的半导体器件；

图36是示例存储卡的框图，该示例存储卡包括根据本发明构思的实施方式的半导体器件；以及

图37到图39是示意图，所述示意图示出根据本发明构思的实施方式的半导体器件能被应用于其的半导体系统的示例。

具体实施方式

现在将参考其中示出本发明构思的实施方式的附图，在下文中更充分地描述本发明构思。然而，这些发明构思可以以不同的形式实施，并且不应被解释为限于此处阐述的实施方式。更确切地说，这些实施方式被提供，使得本公开将彻底和完整，并且将把本发明构思的范围充分地传达给本领域技术人员。在整个说明书中，相同的附图标记指代相同的部件。在附图中，为了清晰，层和区域的厚度被夸大。

还将理解，当一层被称为“在”另外的元件(例如层或衬底)“上”或“连接到”另外的元件(例如层或衬底)时，它能直接在所述另外的元件上，或居间元件也可以存在。相反，当一元件被称为“直接在”另外的元件“上”或“直接连接到”另外的元件时，没有居间元件存在。

将理解，虽然术语第一、第二等可以在此被用来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用来将一元件与另一元件区分开。因此，以下讨论的第一元件能被称为第二元件而不背离本发明构思的范围。

为了描述的容易，诸如“在……之下”、“在……下面”、“下部”、“在……之上”、“上部”等的空间关系术语可以在此被使用，从而描述如图中示出的一个元件或特征的与另外的元件(们)或特征(们)的关系。将理解，除图中描绘的取向之外，空间关系术语还旨在涵盖装置在使用或操作中的不同的取向。例如，如果图中的装置被翻转，则被描述为“在”另外的元件或特征“下面”或“之下”的元件将取向“在”所述另外的元件或特征“之上”。因此，示例术语“在……下面”能涵盖上下两取向。装置可以被另外取向(旋转90度或处于另外的取向)，且此处使用的空间关系描述语被相应地解释。

术语“一”和“该”以及类似指代在此处的使用将被解释为覆盖单数和复数两者，除非此处另行指示或清楚地与上下文相抵触。术语“包含”、“具有”、“包括”和“含有”将被解释为开放式术语(即意思是“包括，但不限于”)，除非另行指示。术语“和/或”包括相关所列项目中的一个或更多个的任意和所有组合。

这里参考截面图示和/或透视图示描述了实施方式，所述截面图示和/或透视图示是理想化实施方式(和中间结构)的概要图示。因此，作为例如制造技术和/或公差的结果的相对于图示的形状的变化将被预料到。因此，实施方式不应被解释为限于这里所示的区域的特定形状，而将包括例如由制造引起的形状上的偏离。例如，被显示为矩形的注入区通常将在其边缘具有圆化的或弯曲的特征和/或注入浓度的梯度，而不是由注入区到非注入区的二元变化。同样地，由注入形成的埋入区可以在埋入区与注入通过其发生的表面之间的区域中引起一些注入。因此，图中所示的区域本质上是示意性的，并且它们的形状不打算示出装置的区域的实际形状，且不打算限制本发明构思的范围。

除非另有定义，此处使用的所有技术术语和科学术语具有与这些发明构思所属领域的普通技术人员通常理解的相同的含义。注意，此处提供的任意和所有示例或示例术语的使用仅旨在更好地解释本发明构思，而不是发明构思的范围的限制，除非另外地规定。还将理解，诸如通用词典中定义的术语的术语应被解释为具有与它们的在相关技术的背景下的含义一致的含义，并且将不在理想化或过度形式化的意义上被解释，除非此处明确地如此定义。

本发明构思将参考其中示出本发明构思的实施方式的透视图、剖视图和/或俯视图被描述。因此，根据制造技术和/或容差，示例视图的轮廓可以被更改。也就是，本发明构思的实施方式不打算限制本发明构思的范围，而是覆盖能因制造工艺的改变而被引起的所有改变和更改。因此，图中所示的区域以概要形式示出，且区域的形状仅借助示例被显示，而不作为限制。

图1是根据本发明构思的实施方式的半导体器件的剖视图。根据本发明构思的实施方式，在具有电容器的半导体器件中，电容器可以具有非对称对齐结构。所述非对称对齐结构意味着一种结构，其中电容器的绝缘图案121与电连接到杂质区107b的接触节点101对偏。更具体地，所述非对称对齐结构意味着其中电容器的绝缘图案121不重叠接触节点101的结构。在一些传统电容器柱结构中，绝缘柱结构可以被形成在接触节点上。相反，在根据本发明构思的实施方式的半导体器件中，非对称对齐绝缘图案121被形成为不重叠接触节点101。

根据本发明构思的实施方式的半导体器件(在以下被描述)具有非对称对齐电容器结构。因此，电介质层和上电极能被堆叠在下电极的表面的一侧。这在确保电介质层和上电极将被堆叠于其中的空间方面是有利的。也就是，由于下电极之间的节距增大，相对厚的电介质层材料能被形成在下电极上。

由于电容器包括较厚的电介质层，所以电介质层能用高k材料形成。本发明构思的实施方式能被应用于14纳米(nm)或更小的动态随机存取存储(dram)器件。

此外，在根据本发明构思的实施方式的半导体器件中，绝缘图案能通过图案化来形成，因而使工艺管理容易。此外，由于工艺步骤的数量被减少，所以设备投资成本能被节省。

参考图1，根据本发明构思的实施方式的半导体器件包括具有晶体管的衬底100。用于限定单元有源区103的元件隔离区105可以被包括在衬底100中。

衬底100可以具有但是不限于基底衬底10和外延层的堆叠结构。基底衬底10可以是硅衬底、砷化镓衬底、硅锗衬底、陶瓷衬底、石英衬底、用于显示器的玻璃衬底或绝缘体上硅(soi)衬底。下文中，硅衬底将作为基底衬底10的一示例被描述。此外，基底衬底10可以具有但不限于第一导电类型(例如p型)。

元件隔离区105可以包括例如氧化物、氮化物和氮氧化物中的一种或更多种。为更好地使元件彼此绝缘，元件隔离区105可以包括沟槽绝缘层和沟槽衬层。

栅沟槽11可以被包括在基底衬底10中。栅沟槽11可以横跨单元有源区103和元件隔离区105形成。栅沟槽11可以呈线的形式，所述线沿与基底衬底10延伸的方向交叉的方向延伸。

栅绝缘层12可以沿栅沟槽11的侧壁和底表面形成。此外，栅电极13可以被形成在栅绝缘层12上以填充栅沟槽11的至少一部分。当栅电极13被形成为填充栅沟槽11的一部分时，封盖图案14可以被形成为填充栅沟槽11的其它部分。

栅绝缘层12可以包括例如硅氧化物、硅氮化物、硅氮氧化物和高k材料中的一种或更多种。例如，高k材料可以包括但不限于铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌锌酸铅中的一种或更多种。

栅电极13可以包括但不限于掺杂多晶硅、钛氮化物(tin)、钽氮化物(tan)、钨氮化物(wn)、钛(ti)、钽(ta)或钨(w)。

封盖图案14可以包括绝缘材料，例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。

此外，第一杂质区107a和第二杂质区107b可以被形成在栅电极13的两侧。第一杂质区107a可以形成在横跨单元有源区103形成的两个栅电极13之间的单元有源区103中。第二杂质区107b可以形成在栅电极13中的每个与元件隔离区105之间。也就是，形成在单元有源区103中的两晶体管共享第一杂质区107a，但是不共享第二杂质区107b。

图1中，晶体管是埋入沟道阵列晶体管(bcat)。然而，晶体管不限于bcat。也就是，晶体管也能是具有平面结构的晶体管、形成在柱形单元有源区103中的垂直沟道阵列晶体管(vcat)或其它具有各种结构的晶体管。

层间绝缘膜15可以形成在基底衬底10上。层间绝缘膜15可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。层间绝缘层15可以包括单层或多层。

电连接到第一杂质区107a的位线接触16可以形成在层间绝缘膜15中。位线接触16可以包括导电材料，例如但不限于多晶硅、金属硅化物化合物、导电金属氮化物和金属中的一种或更多种。

位线17可以形成在位线接触16上并且通过位线接触16被电连接到第一杂质区107a。位线17可以包括导电材料，例如但不限于多晶硅、金属硅化物化合物、导电金属氮化物和金属中的一种或更多种。

接触插塞18可以形成在层间绝缘膜15中以穿透层间绝缘膜15。接触插塞18可以被电连接到第二杂质区107b。接触插塞18可以包括存储节点接触。接触插塞18可以包括导电材料，例如但不限于多晶硅、金属硅化物化合物、导电金属氮化物和金属中的一种或更多种。

在图1中，接触插塞18被示为一个整体结构。然而，这仅是为描述的方便而使用的示例，本发明构思不限于此示例。也就是，接触插塞18也能通过连接通过不同工艺形成的多个插塞来形成。

接触节点101可以形成在接触插塞18上。接触节点101可以与接触插塞18一体地形成，或可以通过与接触插塞18不同的工艺形成。接触节点101可以电连接下电极131和接触插塞18。因此，下电极131可以电连接到第二杂质区107b。接触节点101可以是但不限于整体埋入接触(gbc)。

绝缘层102可以形成在相邻接触节点101之间。绝缘层102可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。

以上描述的部件可以包括在衬底100内。也就是，衬底100可以包括基底衬底10、栅沟槽11、栅绝缘层12、栅电极13、封盖图案14、层间绝缘膜15、位线接触16、位线17、接触插塞18、元件隔离区105、有源区103、第一杂质区107a、第二杂质区107b、接触节点101和绝缘层102。

电容器结构形成在衬底100上。电容器结构包括绝缘层111、绝缘图案121、下电极131、电介质层图案220和上电极300。

由于电容器结构是根据本发明构思的实施方式的半导体器件的独特特征，所以以下说明将集中在根据本发明构思的实施方式的半导体器件中包括的电容器结构上。

绝缘层111可以形成在衬底100上且在绝缘图案121与衬底100之间。绝缘层111可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。

绝缘图案121可以形成在绝缘层111上，且与形成在衬底100中的接触节点101对偏。这里，当绝缘图案121与接触节点101对偏时，其意思是绝缘图案121不重叠接触节点101。例如，当在俯视图中观察(如图34所示)时，在一些实施方式中，接触节点101(在其上具有下电极131-134)可以不被绝缘图案121-124遮盖或遮住。

下电极131可以形成在部分衬底100上和绝缘图案121的侧壁上。也就是，下电极131可以沿衬底100和绝缘图案121共形地形成。下电极131可以是由导电材料制成的层并可以被电连接到接触节点101。下电极131可以由包括但不限于tin、pt、ru、ruo2、srruo3、ir、iro2、zno、insno、mon、nbn、tan、zrn、wn和scn中的一种或更多种的材料制成。

下电极131可以仅形成在绝缘图案121的侧壁上且可以不形成在绝缘图案121的顶表面上。这是由于在绝缘图案121的顶表面上形成的下电极通过被执行以形成下电极131的回蚀刻工艺去除。因此，下电极131可以形成在绝缘图案121的彼此对立布置的侧壁上，且用作两个存储电极。

电介质层图案220可以形成在下电极131上。具体地，电介质层图案220可以沿衬底100、下电极131和绝缘图案121共形地形成从而在衬底100、下电极131和绝缘图案121上延伸或覆盖衬底100、下电极131和绝缘图案121。

电介质层图案220可以包括单层或多层。也就是，电介质层图案220可以包括金属氮化物层和堆叠在金属氮化物层上的金属氧化物层，金属氮化物层和金属氧化物层中的每个可以通过原子层沉积(ald)形成。金属氮化物层可以是但不限于铝氮化物(aln)层、硼氮化物(bn)层、锆氮化物(zr3n4)层或铪氮化物(hf3n4)层。金属氧化物层可以是但不限于从zro2层、hfo2层和ta2o3层构成的组选出的单层或这些层的组合。

上电极300可以形成在电介质层图案220上。也就是，上电极300可以沿电介质层图案220共形地形成。上电极300可以由包含但不限于tin、pt、ru、ruo2、srruo3、ir、iro2、zno、insno、mon、nbn、tan、zrn、wn和scn中的一种或更多种的材料制成。

在下文中，将描述以上描述的电容器结构被形成为多个的情形。因此，根据本发明构思的实施方式的半导体器件中包括的电容器结构将被更详细地描述，且根据本发明构思的实施方式的半导体器件将主要集中在电容器结构上被描述。

图2是根据本发明构思的实施方式的半导体器件的透视图。图3是半导体器件的透视图，其中图2的电介质层图案220和上电极300被去除。

参考图2和3，根据本发明构思的实施方式的半导体器件包括形成在衬底100上的第一到第四绝缘图案121到124、第一到第四下电极131到134、电介质层图案220和上电极300。

第一绝缘层111形成在第一绝缘图案121和衬底100之间，第二绝缘层112被形成在第二绝缘图案122和衬底100之间，第三绝缘层113被形成在第三绝缘图案123和衬底100之间，以及第四绝缘层114被形成在第四绝缘图案124和衬底100之间。

在这里，第一到第四绝缘图案121到124中的每个与其下布置的相应的接触节点101对偏，并且第一到第四绝缘图案121到124彼此分离。

第一下电极131形成在第一绝缘图案121的彼此对立放置的两侧壁上，并且不形成在第一绝缘图案121的与第一下电极131被形成于其上的侧壁相邻的其它侧壁上。第一下电极131被电连接到其下布置的相应的接触节点101。也就是，第一下电极131沿部分衬底100和第一绝缘图案121的侧壁形成，并且不形成在第一绝缘图案121的顶表面上。因此，第一下电极131具有‘l’形剖面。取决于工艺，第一下电极131的部分材料能保留在第一绝缘图案121的顶表面上。

第二下电极132形成在第二绝缘图案122的彼此对立放置的两侧壁上，并且不形成在第二绝缘图案122的与第二下电极132被形成于其上的侧壁相邻的其它侧壁上。第二下电极132被电连接到其下布置的相应接触节点101。也就是，第二下电极132沿部分衬底100和第二绝缘图案122的侧壁形成并且不形成在第二绝缘图案122的顶表面上。因此，第二下电极132具有‘l’形剖面。根据工艺，第二下电极132的部分材料能留在第二绝缘图案122的顶表面上。如图3所示，第一绝缘图案121和第二绝缘图案122是从衬底100突出出去的独立的或分离的结构；然而，第一绝缘图案121的对立侧壁和第二绝缘图案122的对立侧壁(其上分别包括下电极131和132)彼此共面或换句话说彼此对准。

第三下电极133形成在第三绝缘图案123的彼此对立放置的两侧壁上并且不形成在第三绝缘图案123的与第三下电极133被形成于其上的侧壁相邻的其它侧壁上。第三下电极133被电连接到其下布置的相应接触节点101。也就是，第三下电极133沿部分衬底100和第三绝缘图案123的侧壁形成，并且不形成在第三绝缘图案123的顶表面上。因此，第三下电极133具有‘l’形剖面。根据工艺，第三下电极133的部分材料能留在第三绝缘图案123的顶表面上。

第四下电极134形成在第四绝缘图案124的彼此对立放置的两侧壁上并且不形成在第四绝缘图案124的与第四下电极134被形成于其上的侧壁相邻的其它侧壁上。第四下电极134被电连接到其下布置的相应接触节点101。也就是，第四下电极134沿部分衬底100和第四绝缘图案124的侧壁形成，并且不形成在第四绝缘图案124的顶表面上。因此，第四下电极134具有‘l’形剖面。根据工艺，第四下电极134的部分材料能留在第四绝缘图案124的顶表面上。如图3所示，第三绝缘图案123和第四绝缘图案124是从衬底100突出出去的独立的或分离的结构；然而，第三绝缘图案123的对立侧壁和第四绝缘图案124的对立侧壁(其分别包括其上的下电极133和134)彼此共面或换句话说彼此对准。

根据以上结构，第一到第四下电极131到134彼此分离。

电介质层图案220形成在衬底100、第一到第四绝缘图案121到124和第一到第四下电极131到134上。电介质层图案220可以包括单层或多层。也就是，电介质层图案220可以包括金属氮化物层和堆叠在金属氮化物层上的金属氧化物层，金属氮化物层和金属氧化物层中的每个可以通过ald形成。在这里，电介质层图案220中包含的材料可以具有1000或更大的介电常数。也就是，由于其中能沉积电介质层图案220的空间能被保障，所以电介质层图案220能使用具有相对高的介电常数的材料形成。

上电极300形成在电介质层图案220上。也就是，上电极300可以沿电介质层图案220共形地形成。上电极300可以由包括但不限于tin、pt、ru、ruo2、srruo3、ir、iro2、zno、insno、mon、nbn、tan、zrn、wn和scn中的一种或更多种的材料制成。

制造根据本发明构思的实施方式的半导体器件的方法现在将参考图4到30被描述。

图4到30是示出制造根据本发明构思的实施方式的半导体器件的方法的视图。

图4是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出衬底100。制造具有晶体管的衬底100的方法能被本发明构思所属领域的普通技术人员理解，因此这里将不描述衬底100的详细结构。衬底100与以上参考图1描述的衬底实质上相同。

在图4中，衬底100中包括的接触节点101和绝缘层102被示出。

图5到9是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出形成绝缘层110和绝缘图案120的工艺。图10是图9中完成的绝缘层110和绝缘图案120的透视图。

参考图5，绝缘层110被沉积在衬底100上，并且第一掩模层117和第二掩模层118被顺序沉积在绝缘层110上。第一掩模层117可以包括例如旋涂硬掩模(soh)，第二掩模层118可以包括例如硅氮氧化物。

参考图6，第一掩模层117和第二掩模层118被用蚀刻工艺部分去除。蚀刻工艺可以是用来形成具有窄的宽度和节距的绝缘图案120的双重图案化工艺。双重图案化工艺能被本发明构思所述领域的普通技术人员理解，因此其详细描述被省略。

参考图7，绝缘图案材料(120)被沉积在已经被部分去除的第一和第二掩模层117和118上。在这里，绝缘图案材料(120)可以包括例如sio2。绝缘图案材料(120)可以通过ald工艺被沉积在第一掩模层117和第二掩模层118上。

参考图8，绝缘图案材料(120)使用回蚀刻工艺被部分去除。在回蚀刻工艺中，绝缘图案材料(120)的布置在第二掩模层118的顶表面上和在绝缘层110的顶表面上的部分可以被去除，因此留下绝缘图案120。

参考图9，留在绝缘图案120之间的第一掩模层117和第二掩模层118被用蚀刻工艺去除。此外，除了以绝缘图案120覆盖的部分外的绝缘层110被去除。也就是，绝缘层110的由绝缘图案120暴露的部分被去除。因此，绝缘图案120可以以图10所示的结构被形成在衬底100上。绝缘层110被形成在绝缘图案120中的每个与衬底100之间。

图11是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出在绝缘图案120上沉积下电极材料(130)的工艺。图12是图11中沉积的下电极材料(130)的透视图。

参考图11，下电极材料(130)被沉积在部分衬底100、绝缘层110和绝缘图案120上。下电极材料(130)可以沿部分衬底100、绝缘层110和绝缘图案120被共形地形成。因此，下电极材料(130)可以如图12所示地被沉积。

图13和14是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出在下电极材料(130)上形成第三掩模层图案140的工艺。图15是图14中沉积在下电极材料(130)上的第三掩模层图案140的透视图。

参考图13，第三掩模层材料140a被沉积在下电极材料(130)上。也就是，第三掩模层材料140a可以共形地形成在下电极材料(130)上。第三掩模层材料140a可以包括例如多晶硅。

参考图14，第三掩模层材料140a被用回蚀刻工艺部分地去除。在回蚀刻工艺中，第三掩模层材料140a的布置在下电极材料(130)的顶表面上的部分可以被去除，因此留下第三掩模层图案140。因此，第三掩模层图案140可以以图15所示的结构被形成在下电极材料(130)上。

图16是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出去除下电极材料(130)的被第三掩模层图案140暴露的部分的工艺。图17是图16中被部分去除的下电极材料(130)的透视图。

参考图16，下电极材料(130)用回蚀刻工艺被部分去除。在回蚀刻工艺中，下电极材料(130)的暴露部分可以被去除。也就是，下电极材料(130)的未被第三掩模层图案140覆盖的部分可以被去除，因而形成下电极图案130a和130b。因此，被电隔离的下电极图案130a和130b可以以图17所示的结构被形成。

图18是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出去除第三掩模层图案140的工艺。图19是图18中第三掩模层图案140的去除之后的所得结构的透视图。

参考图18，第三掩模层图案140用剥离工艺去除。在第三掩模层图案140由于蚀刻选择性而被去除时，下电极图案130a和130b可以不被去除。因此，下电极图案130a和130b可以以图19所示的结构被完成。

图20是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出沉积第四掩模层200和第五掩模层210的工艺。图21是图20中沉积的第四掩模层200和第五掩模层210的透视图。

参考图20，第四掩模层200被沉积以填充下电极图案130a和130b之间的空间，并且第五掩模层210被沉积在第四掩模层200上。第四掩模层200可以包括例如soh。第五掩模层210可以包括例如硅氮氧化物。

图22到25是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出去除第四掩模层200和第五掩模层210以及部分去除下电极图案130a和130b的工艺。图26是图25中下电极图案130a和130b的部分去除之后的所得结构的透视图。

参考图22到25，第五掩模层图案210a通过使用光刻工艺部分去除第五掩模层210来形成，并且使用第五掩模层图案210a作为掩模第四掩模层200被部分去除。因此，第四掩模层图案200a被形成，并且使用第五掩模层图案210a和第四掩模层图案200a作为掩模，绝缘图案120被部分去除。此外，下电极图案130a和130b被部分去除，并且绝缘层110被部分去除。因此，如图26所示，下电极图案130a和130b在与绝缘图案120延伸的方向交叉的方向上被切割。

图27和28是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出第一到第四下电极131到134以及形成在第一到第四下电极131到134上的电介质层图案220。图29是图28中电介质层图案220的形成之后的所得结构的透视图。

图30是沿图2的线a1-a2、b1-b2和c1-c2截取的剖视图，示出共形地沉积在电介质层图案220上的上电极300。

参考图30，在根据本发明构思的实施方式的半导体器件中，第一绝缘图案121和第三绝缘图案123被布置在衬底100上从而彼此分离。此外，第一下电极131和第二下电极132分别不形成在第一绝缘图案121的第一表面s1和第二绝缘图案122的第二表面s2上，其中第一表面s1和第二表面s2彼此面对。这是由于下电极图案130a和130b通过在与第一绝缘图案121或第三绝缘图案123延伸的方向交叉的方向上被执行的切割或其它分离工艺被部分地去除，使得电容器结构中的每个的绝缘图案成为分离的或不连续的结构。因此，彼此分离的第一到第四下电极131到134可以被形成。

参考图30的b1-b2剖面，上电极300的顶表面高于第一绝缘图案121或第二绝缘图案122的顶表面。如果上电极300的顶表面低于第一绝缘图案121或第二绝缘图案122的顶表面，则寄生电容可以在相邻电容器之间产生，从而降低半导体器件的操作可靠性。

参考图30，第一绝缘图案121和第三绝缘图案123中的每个被成形为如方形柱。这与传统的圆柱结构不同，并且第一绝缘图案121或第三绝缘图案123的侧壁的坡度可以根据工艺改变。

图31是根据本发明构思的实施方式的半导体器件的剖视图。

参考图31，绝缘图案123a可以至少部分地重叠其下布置的相应接触节点101。根据工艺，绝缘图案123a可以不完全地与相应接触节点101非对称对齐。然而，绝缘图案123a可以基本不与相应接触节点101重叠。

由于绝缘图案123a至少部分地重叠其下布置的相应接触节点101，所以形成在绝缘图案123a和衬底100之间的绝缘层113a也可以重叠其下布置的相应接触节点101。

此外，形成在绝缘图案123a的侧壁上的下电极133a可以重叠其下布置的相应绝缘层102。除以上部件外的其它部件与以上描述的部件基本相同。

图32是根据本发明构思的实施方式的半导体器件的剖视图。

参考图32的b1-b2剖面，填充第一绝缘图案121和第二绝缘图案122之间的空间的电介质层图案220a可以是凹陷的。根据工艺，此结构可以在填充第一绝缘图案121和第二绝缘图案122之间的空间的工艺中在第一绝缘图案121和第二绝缘图案122之间的距离相对大的区域中产生。

与图32的图示不同，填充第一绝缘图案121和第二绝缘图案122之间的空间的电介质层图案220a可以凹陷至更大程度。填充第一绝缘图案121和第二绝缘图案122之间的空间的电介质层图案220a的高度可以低于第一绝缘图案121或第二绝缘图案122的顶表面的高度。除以上部件外的其它部件与以上描述的部件基本相同。

图33是根据本发明构思的实施方式的半导体器件的剖视图。

参考图33的b1-b2剖面，填充第一绝缘图案121和第二绝缘图案122之间的空间的电介质层图案220b可以是凸起的。根据工艺，此结构可以在填充第一绝缘图案121和第二绝缘图案122之间的空间的工艺中在第一绝缘图案121和第二绝缘图案122之间的距离相对小的区域中产生。

与图33的图示不同，填充第一绝缘图案121和第二绝缘图案122之间的空间的电介质层图案220a可以在更大程度上凸起。除以上部件外的其它部件与以上描述的部件基本相同。

图34是根据本发明构思的实施方式的半导体器件的布局图。

参考图34，第一到第四绝缘图案121到124和第一到第四下电极131到134被形成在衬底100上。

在这里，第一到第四绝缘图案121到124中的每个不重叠其下布置的相应接触节点101，并且第一到第四绝缘图案121到124彼此分离。

例如，第一绝缘图案121和第二绝缘图案122在第一方向dr11彼此分离，第一绝缘图案121和第三绝缘图案123在第二方向dr12彼此分离，第三绝缘图案123和第四绝缘图案124在第一方向dr11彼此分离，以及第二绝缘图案122和第四绝缘图案124在第二方向dr12彼此分离。

第一下电极131在第一绝缘图案121的高度方向上沿第一绝缘图案121的两侧壁形成，并且不形成在第一绝缘图案121的与第一下电极131被形成于其上的侧壁相邻的其它侧壁上。此外，第一下电极131沿第二方向dr12形成在衬底100上，并且不形成在第一绝缘图案121的顶表面上。也就是，第一绝缘图案121的所述其它侧壁和顶表面没有第一下电极131。

同样地，第二下电极132在第二绝缘图案122的高度方向上沿第二绝缘图案122的两侧壁形成，并且不形成在第二绝缘图案122的与第二下电极132被形成于其上的侧壁相邻的其它侧壁上。此外，第二下电极132沿第二方向dr12形成在衬底100上，并且不形成在第二绝缘图案122的顶表面上。

第三下电极133和第四下电极134按与第一下电极131相同的结构形成。根据此结构，第一到第四下电极131到134彼此分离且电隔离。

电介质层图案220可以形成在衬底100、第一到第四绝缘图案121到124和第一到第四下电极131到134上。此配置能根据图29被理解。

上电极300可以形成在电介质层图案220上。此配置能根据图2被理解。电介质层图案220和上电极300与以上描述的电介质层图案和上电极基本相同。

图35是包括根据本发明构思的实施方式的半导体器件的示例电子系统1100的框图。

参考图35，根据本发明构思的实施方式的电子系统1100可以包括控制器1110、输入/输出(i/o)装置1120、存储装置1130、接口1140和总线1150。

控制器1110、i/o装置1120、存储装置1130和/或接口1140可以通过总线1150彼此联接。

总线1150可以用作用于传输数据的路径。

控制器1110可以包括微处理器、数字信号处理器、微控制器和能够执行与微处理器、数字信号处理器和微控制器的功能类似的功能的逻辑装置中的一种或更多种。i/o装置1120可以包括小键盘、键盘和显示装置。存储装置1130可以存储数据和/或命令。存储装置1130可以包括根据本发明构思的实施方式的半导体器件。存储装置1130可以包括动态随机存取存储器(dram)。接口1140可以用于将数据传输到通信网络和/或从通信网络接收数据。接口1140可以是有线或无线接口。在一示例中，接口1140可以包括天线或者有线或无线收发器。

电子系统1100可以被应用于能够在无线环境中发送和/或接收信息的几乎所有类型的电子产品，诸如个人数字助理(pda)、便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器、存储卡等。

图36是包括根据本发明构思的实施方式的半导体器件的示例存储卡1200的框图。

参考图36，包括根据本发明构思的实施方式的半导体器件的存储器1210能用在存储卡1200中。存储卡1200可以包括控制主机1230和存储器1210之间的数据交换的存储控制器1220。

静态随机存取存储器(sram)1221可以被用作中央处理单元(cpu)1222的工作存储器。主机接口1223可以包括被主机1230使用以访问存储卡1200并与存储卡1200交换数据的协议。

错误纠正码(ecc)1224可以检测从存储器1210读取的数据中的错误并纠正检测到的错误。存储器接口1225可以与存储器1210连接。

cpu1222可以控制存储控制器1220的涉及数据交换的全部操作。

图37到39是示出根据本发明构思的实施方式的半导体器件能被应用于其的半导体系统的示例的示意图。

图37示出平板个人计算机(pc)1500，图38示出笔记本计算机1300，图39示出智能手机1400。如此处阐释的根据本发明构思的实施方式的半导体器件中的至少一种可以被用在平板pc1500、笔记本计算机1300、智能手机1400等中。

如此处阐释的根据本发明构思的实施方式的半导体器件还可以被应用于除此处阐释的那些之外的各种ic装置。也就是，尽管平板pc1500、笔记本计算机1300和智能手机1400已经作为根据本发明构思的实施方式的半导体系统的示例在以上被描述，但是根据实施方式的半导体系统的示例不限于平板pc1500、笔记本计算机1300和智能手机1400。

在本发明构思的一些实施方式中，半导体系统可以被提供为计算机、超级移动pc(umpc)、工作站、上网本计算机、pda、便携式计算机、无绳电话、移动电话、电子书、便携式多媒体播放器(pmp)、便携式游戏主机、导航设备、黑匣子、数码相机、三维电视机、数字录音机、数字音频播放器、数字图像记录器、数字图像播放器、数字录像机、数字视频播放器等。

尽管已经参考本发明构思的示例实施方式具体示出和描述了本发明构思，但是本领域普通技术人员将理解，可以对其进行形式和细节方面的各种改变而不背离如所附权利要求限定的本发明构思的精神和范围。因此，需要本实施方式在所有方面被理解为说明性的而不是限制性的，参考对所附权利要求而不是以上说明进行以指明本发明构思的范围。

本申请要求享有2015年10月2日在韩国知识产权局提交的韩国专利申请第10-2015-0139057号的优先权，其公开通过引用全文合并于此。