一种多晶硅高阻的制造方法与流程

本发明涉及半导体技术领域，具体而言涉及一种多晶硅高阻的制造方法。

背景技术：

在模拟电路设计中，通常需要用到一种阻值较高且精度较高的电阻器件，业界常用的是多晶硅高阻，由于其独到的优点：电阻值宽范围可调，面积小和线性好等。而工艺平台寄生的有源区电阻或者多晶硅电阻，因为阻值不够或者精度不够，通常不被采用。

常规多晶硅高阻版图如图1所示，TO表示有源区，HR表示高阻，HV表示高压区，NX表示高压N阱，SP表示P型源漏注入，SN表示N型源漏注入，GT表示栅，SI表示合金阻挡区，W1表示接触孔，其现有的制造方法的步骤如图2A至图2F所示，包括：如图2A所示，在半导体衬底200中形成浅沟槽隔离结构(STI)201；如图2B所示，对半导体衬底200进行离子注入形成阱区202，并在半导体衬底200表面上形成高压栅氧203；如图2C所示，在高压栅氧203上形成多晶硅层，并进行图案化形成多晶硅电阻层204；如图2D所示，在多晶硅电阻层204的侧壁上形成侧墙，并通过光刻工艺形成覆盖多晶硅电阻层204以外的区域至暴露多晶硅电阻层204的光阻层，再对多晶硅电阻层204进行P型离子注入，形成高阻。如图2E所示，之后对半导体衬底的有源区内的源漏区进行源漏区重掺杂注入，之后如图2F所示，在部分多晶硅光阻层204上形成SAB氧化层205，以及与多晶硅电阻层204、源漏区相连的接触孔。

而现有的多晶硅高阻的制造方法也有其固有的缺点：需要特别制造，要求用一层单独的工艺来实现，因此生产成本较高，工艺过程繁琐，没有优势。

因此，有必要提出一种新的多晶硅高阻的制造方法，以解决上述技术问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种多晶硅高阻的制造方法，包括：

步骤S1：提供半导体衬底，所述半导体衬底包括PMOS区、NMOS区和多晶硅高阻区，在所述半导体衬底上所述多晶硅高阻区内形成图案化的多晶硅电阻层；

步骤S2：对所述NMOS区内预定形成源/漏区的区域和所述多晶硅电阻层同时进行N型离子注入，对所述PMOS区内预定形成源/漏区的区域和所述多晶硅电阻层进行P型离子注入；其中，

所述N型离子注入的注入剂量与所述P型离子注入的注入剂量不同，所述多晶硅电阻层的高阻区通过所述P型离子和所述N型离子的中和掺杂而形成。

可选地，所述步骤S1包括以下步骤：

步骤S11：提供半导体衬底，在所述半导体衬底中形成隔离结构；

步骤S12：对所述半导体衬底进行离子注入，以形成位于所述半导体衬底中的阱区，在所述半导体衬底的表面上形成栅氧层；

步骤S13：在所述栅氧层的表面上沉积形成多晶硅层，并图案化所述多晶硅层以形成所述多晶硅电阻层。

可选地，在所述步骤S1之后所述步骤S2之前，还包括在所述多晶硅电阻层的两侧壁上形成侧墙的步骤。

可选地，在所述步骤S2之后，还包括以下步骤：

步骤S3：在部分所述多晶硅电阻层上形成硅化物阻挡层；

步骤S4：形成分别与所述多晶硅电阻层和源/漏区电连接的接触孔。

可选地，所述N型离子的注入剂量大于所述P型离子的注入剂量。

可选地，所述N型离子为砷或磷或其组合，所述N型离子注入的注入剂量为5.0E+15atom/cm²～7.0E+15atom/cm²。

可选地，所述P型离子为硼，所述P型离子注入的注入剂量为2.0E+15atom/cm²～5.0E+15atom/cm²。

综上所述，本发明通过在源漏区高掺杂注入时，将N型和P型杂质注入同一多晶硅电阻层，使两种杂质相互中和，从而实现较低的净掺杂浓度，达到高阻的目的。这种新方法不需要单独的一层光刻和单独的一步离子注入，借用已有源漏区工艺来实现，在达到高阻值的同时，节省了成本，简化了工艺。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了常规多晶硅高阻版图；

图2A至图2F示出了现有的多晶硅高阻的制造方法依次实施所获得结构的剖面示意图；

图3A至图3F示出了本发明一具体实施方式的多晶硅高阻的制造方法依次实施所获得结构的剖面示意图；

图4示出了本发明一具体实施方式的多晶硅高阻的版图；

图5示出了为本发明一具体实施方式的多晶硅高阻的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中， 为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/ 或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的制造方法，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面，参考图3A至图3F、图4和图5对本发明的多晶硅高阻的制造方法进行详细描述。其中，图3A至图3F示出了本发明一具体实施方式的多晶硅高阻的制造方法依次实施所获得结构的剖面示意图；图4示出了本发明一具体实施方式的多晶硅高阻的版图；图5示出了为本发明一具体实施方式的多晶硅高阻的制造方法的流程图。

作为示例，本发明的多晶硅高阻的制造方法，包括以下步骤：

首先，执行步骤S501，提供半导体衬底，所述半导体衬底包括PMOS区、NMOS区和多晶硅高阻区，在所述多晶硅高阻区内所述半导体衬底上形成图案化的多晶硅电阻层。

具体地，如图3A所示，提供半导体衬底300的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。

在半导体衬底300中形成有隔离结构301，所述隔离结构为浅沟槽隔离(STI)结构301。示例性地，形成浅沟槽隔离结构301的步骤可以包括：在已定义有源区的衬底上形成第一氧化硅层和氮化层；刻蚀所述第一氧化硅层、氮化层和部分深度的衬底，以在所述有源区之间 形成浅沟槽，根据不同的技术需求，沟槽深度约为3000～8000埃；在所述浅沟槽内形成隔离材料层，所述隔离材料层覆盖所述氮化层；平整化所述隔离材料层，以暴露覆盖所述有源区的氮化层；去除所述氮化层。

示例性地，如图3B所示，还包括步骤：对所述半导体衬底300进行离子注入，以形成位于所述半导体衬底300中的阱区302，在所述半导体衬底300的表面上形成栅氧层303。

其中，对于NMOS而言，所述阱区302的掺杂类型为P型；对于PMOS而言，所述阱区302的掺杂类型为N型。

栅氧层303的厚度可以为200～800埃，但并不局限于上述范围，其他合适的数值也可适用于本发明。可采用本领域技术人员熟知的任何方法形成栅氧层303，例如，可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅氧层303。

如图3C所示，在所述多晶硅高阻区内所述半导体衬底300上形成图案化的多晶硅电阻层304。具体地可先在半导体衬底300上沉积多晶硅，再通过光刻工艺和刻蚀工艺进行图案化形成如图3C中所述的多晶硅电阻层304。

多晶硅电阻层304的沉积方法可以选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。

在该实施例中，形成多晶硅电阻层304的方法可以选用外延方法形成，在具体实施例中以硅为例作进一步说明，反应气体可以包括氢气(H₂)携带的四氯化硅(SiCl₄)或三氯氢硅(SiHCl₃)、硅烷(SiH₄)和二氯氢硅(SiH₂Cl₂)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在栅氧层表面上外延生长。

值得一提的是，该多晶硅电阻层304可与其周围的NMOS或者PMOS等器件的栅极同步形成。

接着，进行步骤S502，对所述NMOS区内预定形成源/漏区的区域和所述多晶硅电阻层同时进行N型离子注入，对所述PMOS区内预定形成源/漏区的区域和所述多晶硅电阻层同时进行P型离子注入，其中，所述N型离子的注入剂量与所述P型离子的注入剂量不同，所述多晶硅电阻层的高阻区通过所述P型离子和所述N型离子的中和掺杂而形成。

示例性地，如图3D所示，在进行离子注入之间，先在所述多晶硅电阻层304的两侧壁上形成侧墙305的步骤。其中，侧墙305可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，侧墙305是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构和多晶硅电阻层的侧壁不受损伤。

之后，对NMOS区的预定形成源/漏区的区域和所述多晶硅电阻层304同时进行N型离子注入，对所述PMOS区的预定形成源/漏区的区域和所述多晶硅电阻层304同时进行P型离子注入，其中，所述N型离子的注入剂量与所述P型离子的注入剂量不同，所述多晶硅电阻层304的高阻区通过所述P型离子和所述N型离子的中和掺杂而形成。也即在进行NMOS区和PMOS区的源漏区注入的同时对多晶硅层电阻层304进行注入。进而避免使用对于多晶硅电阻层进行单独的离子注入掺杂的步骤，因此节省了时间和成本，简化了工艺。

本实施中，所述N型离子的注入剂量大于所述P型离子的注入剂量。由于N型离子的注入剂量大于P型离子的注入剂量，因此，经过两次离子注入后，所述多晶硅电阻层304的高阻区通过所述P型离子和所述N型离子的中和掺杂而形成，最终多晶硅电阻层304表现为N型掺杂。在另一示例中，若所述N型离子的注入剂量小于所述P型离子的注入剂量。则多晶硅电阻层304还可以表现为P型掺杂，也可实现较高的高阻值。

根据实际工艺以及器件的不同，对于N型离子注入和P型离子注入的注入剂量不作具体限制，本实施例中，所述N型离子为砷或磷或其组合，所述N型离子注入的注入剂量可以为5.0E+15atom/cm²～7.0E+15atom/cm²。所述P型离子为硼，所述P型 离子注入的注入剂量为2.0E+15atom/cm²～5.0E+15atom/cm²。

接着，进行步骤S503，在部分所述多晶硅电阻层304上形成硅化物阻挡层306。

如图3E所示，硅化物阻挡层306为SAB氧化物，例如氧化硅、氮氧化硅等，可以采用本领域技术人员熟知的任何现有技术，例如化学气相沉积法。

最后，进行步骤S504，形成分别与所述多晶硅电阻层和源/漏区电连接的接触孔。

如图3F所示，形成分别与所述多晶硅电阻层304和半导体器件上的NMOS或者PMOS元件的源/漏区电连接的接触孔307。可采用本领域技术人员熟知的任何方法形成该接触孔307。示例性地，在形成接触孔307之前，可先采用层间介电层覆盖半导体衬底300上的器件，再刻蚀层间介电层形成于与所述多晶硅电阻层304和源/漏区电连接的开口，采用金属填充开口形成最终的接触孔307。该金属可以为铝、铜、钨等。

本发明的多晶硅电阻层304的版图如图4所示，由图可以看出对于多晶硅电阻层既进行了N型离子注入也进行了P型离子注入。

以上完成了对于多晶硅高阻的制造方法的关键步骤的介绍，对于完整的器件的制作还需其他的中间步骤或者后续步骤，在此均不再赘述。通过实测数据验证，常规工艺做出来的多晶硅高阻值为1000欧姆/方块，而根据本发明的制造方法获得的多晶硅高阻值为980欧姆/方块，阻值非常接近，可以满足电路设计要求。

综上所述，本发明通过在源漏区高掺杂注入时，将N型和P型杂质注入同一多晶硅电阻层，使两种杂质相互中和，从而实现较低的净掺杂浓度，达到高阻的目的。这种新方法不需要单独的一层光刻和单独的一步离子注入，借用已有源漏区工艺来实现，在达到高阻值的同时，节省了成本，简化了工艺。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。