脉冲变压器的利记博彩app

本发明主要是关于电压转换的电子装置，更确切地说，是实时感测用作功率切换的变压器的次级侧的输出电压或输出电流，而产生瞬态响应的控制信号，并利用耦合元件将控制信号传输到用于功率切换的变压器的初级侧，来控制初级侧绕组的关断或导通。

背景技术：

在现有的电压转换器中，无一不是采集负载侧的电压或电流，并利用反馈网络将采集到的负载侧的反馈信号回馈到电压转换器的驱动组件，例如典型的脉冲脉宽调制方式或脉冲频率调制方式等，驱动组件利用反馈信号来决定电压转换器中在导通与关断之间切换的主开关的占空比，从而尺度化电压转换器在负载侧的输出电压的多寡。业界具有本领域通常知识者皆知道，电压转换器的驱动组件用来驱动主开关，但是驱动组件并不会直接从负载侧撷取实时变化的负载电压，反而依赖反馈网络来感知负载电压，这种反馈方式必然会产生延迟效应，不良后果是，驱动组件因为该延时而无法与负载电压的变化状态保持同步来实时切换主开关，所以会造成输出给负载的当前输出电压值与负载所需的实际电压值之间存在偏差，这种滞后给输出电压带来潜在的不稳定性。

技术实现要素：

在一个可选实施例中，披露了一种电压转换器，其中一个变压器的一次侧绕组和一个主开关串联在一个输入电压和一个接地端之间，该变压器的二次侧绕组连接在向负载提供输出电压的一个输出节点和一个参考地电位之间；以及一个第一控制器，用于产生第一脉冲信号来驱动主开关在导通与关断之间切换；一个第二控制器，将一个表征输出电压大小和/或表征负载电流大小的侦测电压和一个第一参考电压比较，藉由比较结果决定其所产 生的一个控制信号的逻辑状态；一个耦合元件，连接在第一、第二控制器之间，其将控制信号的逻辑状态传递到第一控制器，使第一控制器依据控制信号的逻辑状态判定第一脉冲信号的逻辑状态。

上述的电压转换器，在第二控制器的第一比较器的反相输入端输入侦测电压而在同相输入端输入第一参考电压；侦测电压低于第一参考电压时，第一比较器的高电平比较结果置位第二控制器的RS触发器，使RS触发器输出的控制信号从低电平翻转到高电平；第二控制器的导通时间产生器从控制信号自低电平翻转到高电平的上升沿的时刻开始计时，至预设导通时间结束的时刻完成计时，计时完成时导通时间产生器输出的信号由低电平翻转到高电平并复位RS触发器，使控制信号从高电平翻转到低电平。

上述的电压转换器，第二控制器中的一个偏压电路和参考地电位之间串联有第一、第二开关，其中第一、第二开关互连于一个公共节点，第一开关由控制信号驱动，而第二开关由控制信号的反相信号驱动；第一控制器中的第二比较器的正相输入端和该公共节点之间连接有属于耦合元件的一个第一电容，第二比较器的反相输入端输入第二参考电压，第二比较器正相输入端和接地端之间连接有一个电阻，属于耦合元件的一个第二电容连接在接地端和参考地电位之间。

上述的电压转换器，控制信号为高电平时第一开关导通而第二开关关断，偏压电路提供的电压施加在公共节点处，由耦合元件拉高第二比较器正相输入端的电压至大于第二参考电压，第二比较器输出高电平的第一脉冲信号；控制信号为低电平时第一开关关断而第二开关接通，将该公共节点处的电位钳制到参考地电位，由耦合元件拉低第二比较器正相输入端的电压至低于第二参考电压，第二比较器输出为低电平的第一脉冲信号。

上述的电压转换器，耦合元件为脉冲变压器，控制信号通过第二控制器中的一个耦合电容传输到脉冲变压器的初级侧绕组的一端，初级侧绕组的另一端连接到参考地电位；第一控制器中的一个信号产生节点与脉冲变压器的次级侧绕组的一端之间连接有一个耦合电容，次级侧绕组的相对另一端连接到接地端，从而在该信号产生节点产生与控制信号的逻辑状态保持一致的第一脉冲信号。

上述的电压转换器，在该信号产生节点和接地端之间连接有并联设置的一个电阻和一个二极管，该二极管的阴极连接在信号产生节点而阳极则连接在接地端。

上述的电压转换器，整流二极管的阳极连接到变压器的二次侧绕组的一端，整流二极管的阴极连接到输出节点，变压器的二次侧绕组的相对另一端则直接连接到参考地电位。

上述的电压转换器，变压器的二次侧绕组的一端直接连接到输出节点，变压器的二次侧绕组的相对另一端和参考地电位之间连接有一个同步开关，同步开关受由第二控制器产生的与第一脉冲信号互为反相信号的一个第二脉冲信号的驱动，在主开关导通时关断该同步开关及在主开关关断时接通该同步开关。或者，仍然使同步开关受由第二控制器产生的一个第二脉冲信号的驱动，此时在第一脉冲信号(例如处于低电平)控制将主开关关断的阶段，由第二脉冲信号(例如也处于低电平)控制将该同步开关也予以关断，也就是主开关和同步开关都断开而进入死区时间。

上述的电压转换器，导通时间产生器中的一个采样保持器在主开关接通但同步开关关断的阶段，采样和保持变压器的二次侧绕组的与同步开关相连的一端的电压值，导通时间产生器的一个电压电流转换器将采样的电压值转换成电流而给导通时间产生器中的一个充电电容进行充电；导通时间产生器中的一个第三开关和充电电容并联在一个充电节点和接地端之间，将充电节点处的电压输入到导通时间产生器中的第三比较器的正相输入端而在第三比较器的反相输入端输入一个第三参考电压；以及由控制信号的上升沿触发第二控制器的一个单稳态触发器产生高电平的时钟信号，该时钟信号除了在控制信号的上升沿的时刻为高电平之外而在其余时间均为低电平，从而由时钟信号在控制信号的上升沿的时刻接通第三开关对充电电容瞬态放电；充电电容在瞬态放电后开始进行充电时段的计时，直至充电节点的电压大于第三参考电压导致第三比较器的比较结果由低电平翻转到高电平计时才结束，第三比较器的高电平比较结果触发RS触发器复位，该计时的时间段作为接通主开关的预设导通时间。

上述电压转换器，输入电压趋于增大导致采样的电压值随之增大时，预设导通时间趋于减小；或输入电压趋于减少导致采样的电压值随之减少时，预设导通时间趋于增大。

上述的电压转换器，导通时间产生器中的第三开关和充电电容并联连接在一个充电节点和接地端之间，将充电节点处的电压输入到导通时间产生器中的第三比较器的正相输入端并在反相输入端输入第三参考电压；导通时间产生器包括一个固定电流源和多个附加电流源用于为充电电容进行充电，每个附加电流源的电流输出端和充电节点之间均连接有一个电子开关；由控制信号的上升沿触发第二控制器中的一个单稳态触发器产生高电平的时钟信号，该时钟信号除了在控制信号的上升沿的时刻为高电平以外在其余时间均为低电平，从而由时钟信号在控制信号的上升沿接通第三开关对充电电容瞬态放电；充电电容在瞬态放电后开始进行充电时段的计时，直至充电节点的电压大于第三参考电压导致第三比较器的比较结果由低电平翻转到高电平计时才结束，第三比较器的高电平比较结果触发RS触发器复位，该计时的时间段作为接通主开关的预设导通时间。

上述的电压转换器，侦测电压波动时，设定在预设时段的起始时刻该侦测电压低于第一参考电压，并通过第一脉冲信号驱动主开关的一个或多个开关周期后使侦测电压在预设时段结束时被调制至超过第一参考电压；预设时段内的一个或多个时钟信号各自的频率值按出现的先后时间顺序，由导通时间产生器的一个频率比较器分别与上频率临界值、下频率临界值进行比较，当任意一个频率值大于上频率临界值时使导通时间产生器的一个计数器设置的二进制初始计数值减去1，或者当任意一个频率值小于下频率临界值时使计数器设置的初始计数值加上1，所有频率值比较完后计数器计算得到一个总计数值；总计数值大于计数器设置的上临界计数值时定义总计数值等于上临界计数值，或总计数值小于计数器设置的下临界计数值时定义总计数值等于下临界计数值，二进制的总计数值中的每一个表征了高电平或低电平的码元相应用来接通或关断一个电子开关。

上述的电压转换器，在任意相邻的两个预设时段中，前一个预设时间段内的总计数值大于初始计数值，使后一个预设时间段内被接通的电子开关的数量要比前一个预设时间段内被接通的电子开关的数量多，则后一个预设时间段内的预设导通时间小于前一个预设时段内的预设导通时间；或前一个预设时间段内的总计数值小于初始计数值，使后一个预设时间段内被接通的电子开关的数量要比前一个预设时间段内被接通的电子开关的数量少， 则后一个预设时间段内的预设导通时间大于前一个预设时段内的预设导通时间；或前一个预设时间段内的总计数值等于初始计数值，使后一个预设时间段内被接通的电子开关的数量和前一个预设时间段内被接通的电子开关的数量相等，则后一个预设时间段内的预设导通时间等于前一个预设时段内的预设导通时间。

上述的电压转换器，该变压器还包括一个与二次侧绕组绕向相同的辅助绕组，辅助绕组的一端与一个辅助电容的一端之间连接有一个二极管，辅助绕组和辅助电容各自的另一端连接到接地端，当二次侧绕组有电流通过时其与辅助电容之间的二极管正向导通并且流经辅助绕组的电流向该辅助电容充电，由辅助电容为第一控制器提供电源电压。

上述的电压转换器，第一控制器中的一个上电启动模块具有一个结型场效应晶体管和一个控制开关，控制开关连接在结型场效应晶体管的控制端和接地端之间，且控制开关在辅助电容的电压未达到一个启动电压水准时是接通的但在达到启动电压水准时是关断的；在该电压转换器开始接入交流电压的上电阶段，交流电压经由一个整流电路整流后输入到该结型场效应晶体管的漏极，使自结型场效应晶体管源极流出的电流通过一个二极管为该辅助电容充电，直至辅助电容的电压达到启动电压水准以完成上电启动程序，上电启动程序完成后关断控制开关并在辅助绕组导通的阶段由辅助绕组向该辅助电容充电。

上述电压转换器，包括分压器，侦测电压是分压器在输出节点对输出电压撷取的分压值并表征了输出电压的大小。包括感测电阻，感测电阻与负载串联在输出节点和参考地电位之间，侦测电压是感测电阻两端的压降并表征了流经负载的负载电流的大小。

上述的电压转换器，包括一个分压器，藉由该分压器在输出节点对带有纹波的输出电压撷取一个分压值作为反馈电压；还包括一个感测电阻，感测电阻与负载串联在输出节点和参考地电位之间，藉由感测电阻两端的压降作为表征了负载电流大小的感测电压；以及还包括滤波器、放大器及加法器，滤波器用于滤除反馈电压中的直流成分但保留交流成分的电压值，放大器用于放大感测电压，滤波器输出的属交流成分的电压值和放大器输出的感测电压的放大电压值由加法器相加后作为该侦测电压。

在一个可选实施例中，披露了一种脉冲变压器，包括一个带有平行延伸的一组侧臂部 的U形的第一磁芯骨架，和包括一个条形的第二磁芯骨架，在用于安装脉冲变压器的一个印刷电路板上设置有贯穿印刷电路板厚度的且相邻的第一、第二通孔，从印刷电路板的第一侧将第一磁芯骨架的一组侧臂部分别插入第一通孔和第二通孔，且该一组侧臂部各自的前端面在印刷电路板的第二侧均直接抵压在第二磁芯骨架的一个表面上。

上述的脉冲变压器，在印刷电路板的第一侧表面或第二侧表面设置有平面化的第一、第二螺旋状线圈，第一螺旋状线圈中的一系列同心线圈环绕着第一通孔布置，第二螺旋状线圈中的一系列同心线圈环绕着第二通孔布置。印刷电路板上的位于第一、第二通孔之间的区域设置有一个贯穿印刷电路板厚度的条状的缝隙，第一、第二通孔以该缝隙作为中心对称线而对称分布在该缝隙的两侧。

上述脉冲变压器，第一、第二螺旋状线圈呈现为方形或圆形的螺旋状线圈。还包括涂覆在印刷电路板上的绝缘胶用来将第一、第二磁芯骨架粘附固持在印刷电路板上。

上述脉冲变压器，在印刷电路板内部设置有多层第一螺旋状线圈与印刷电路板的第一侧表面或第二侧表面的第一螺旋状线圈对准重合，设置于印刷电路板内部的多个第一螺旋状线圈均环绕着第一通孔布置；任意该上一个第一螺旋状线圈的第二端和相邻下一个第一螺旋状线圈的第一端互连，藉此将所有的第一螺旋状线圈串联，在串接的多个第一螺旋状线圈中首个第一螺旋状线圈的第一端用作等效同名端或等效异名端两者中的一者，末尾的一个第一螺旋状线圈的第二端用作等效同名端或等效异名端两者中的另一者。例如，在上下相邻的两个第一螺旋状线圈中，任意该上一个第一螺旋状线圈和相邻下一个第一螺旋状线圈之间设置有属于电路板的绝缘层将它们间隔开。还例如，位于印刷电路板第一侧表面的首个第一螺旋状线圈的第一端用作多个第一螺旋状线圈串接结构的等效同名端(或异名端)，及位于印刷电路板的第二侧表面的末尾的一个第一螺旋状线圈的第二端用作多个第一螺旋状线圈串接结构的等效异名端(或同名端)。

上述脉冲变压器，在印刷电路板内部设置有多层第二螺旋状线圈与印刷电路板的第一侧表面或第二侧表面的第二螺旋状线圈对准重合，设置于印刷电路板内部的多个第二螺旋状线圈均环绕着第二通孔布置；任意该上一个第二螺旋状线圈的第二端和相邻下一个第二 螺旋状线圈的第一端互连，藉此将所有的第二螺旋状线圈串联，在串接的多个第二螺旋状线圈中首个第二螺旋状线圈的第一端用作等效同名端或等效异名端两者中的一者，末尾的一个第二螺旋状线圈的第二端用作等效同名端或等效异名端两者中的另一者。例如，位于印刷电路板第一侧表面的首个第二螺旋状线圈的第一端用作多个第二螺旋状线圈串接结构的等效同名端(或异名端)，及位于印刷电路板的第二侧表面的末尾的第一螺旋状线圈的第二端用作多个第二螺旋状线圈串接结构的等效异名端(或同名端)。

上述脉冲变压器，印刷电路板上还安装有功率级的主变压器，主变压器的一次侧绕组接收输入电压并且在二次侧绕组为负载提供输出电压，且主变压器的一次侧绕组和一个主开关串联；一个带有第一控制器的芯片安装在印刷电路板上，用于产生第一脉冲信号来驱动主开关在导通与关断之间切换；一个带有第二控制器的芯片安装在印刷电路板上，将一个表征输出电压大小和/或表征负载电流大小的侦测电压和一个第一参考电压比较，藉由比较结果决定其所产生的一个控制信号的逻辑状态；其中该脉冲变压器将控制信号的逻辑状态传递到第一控制器，使第一控制器依据控制信号的逻辑状态判定第一脉冲信号的逻辑状态，藉此来决定主开关导通或关断。

在一个可选实施例中，披露了一种脉冲变压器，包括一个带有平行延伸的一组侧臂部的U形的第一磁芯骨架，和包括一个条形的第二磁芯骨架，在用于安装脉冲变压器的一个印刷电路板上设置有贯穿印刷电路板厚度的且相邻的第一、第二通孔；以及带有第一中心孔的第一芯片和带有第二中心孔的第二芯片，第一、第二芯片安装在印刷电路板上，第一中心孔和第一通孔对准重合且第二中心孔和第二通孔对准重合；从印刷电路板的第一侧将第一磁芯骨架的一组侧臂部中的一者同时插入第一中心孔、第一通孔而另一者同时插入第二中心孔、第二通孔，且该一组侧臂部各自的前端面在印刷电路板的第二侧均直接抵压在第二磁芯骨架的一个表面上。

上述的脉冲变压器，第一芯片包括：第一衬底，在第一衬底的一个表面上设置有第一螺旋状布线：设置在第一衬底附近的两个引脚，第一螺旋状布线的两端通过引线分别对应连接到该两个引脚上；一个第一塑封体，包覆住第一衬底、第一螺旋状布、引线，其中引 脚用于承接引线的一部分被第一塑封体包覆住，但引脚的另一部分延伸到第一塑封体之外用于与印刷电路板上的焊盘进行焊接；第一中心孔贯穿第一塑封体和第一衬底，并使第一螺旋状布线中的一系列同心螺旋状布线环绕着第一中心孔布置。如果还设置有承载第一衬底的第一基板，则第一基板和第一芯片的两个引脚设置成相互邻近，而且第一基板也被第一塑封体包覆，及第一中心孔也还贯穿第一基板。

上述的脉冲变压器，在第一衬底上设置有多层第一螺旋状布线并且它们彼此之间互相上下对准重合，上下相邻的两个第一螺旋状布线之间设置有绝缘介质层，任意一个第一螺旋状布线中的一系列同心螺旋状布线环绕着第一中心孔布置；任意该上一个第一螺旋状布线的第二端和相邻下一个第一螺旋状布线的第一端互连，藉此将所有的第一螺旋状布线串联，在串接的多个第一螺旋状布线中首个第一螺旋状布线的第一端用作等效同名端或等效异名端两者中的一者，末尾的一个第一螺旋状布线的第二端用作等效同名端或等效异名端两者中的另一者。例如，在上下相邻的两个第一螺旋状布线中，任意该上一个第一螺旋状布线和相邻下一个第一螺旋状布线之间设置有绝缘介质层将它们间隔开。还例如，衬底上的位于最顶层的一个第一螺旋状布线的第一端用作多个第一螺旋状布线串接结构的等效同名端(或异名端)，及衬底上的位于最底层的一个第一螺旋状布线的第二端用作多个第一螺旋状布线串接结构的等效异名端(或同名端)。

上述的脉冲变压器，第二芯片包括：第二衬底，在第二衬底的一个表面上设置有第二螺旋状布线：设置在第二衬底附近的两个引脚，第二螺旋状布线的两端通过引线分别对应连接到该两个引脚上；一个第二塑封体，包覆住第二衬底、第二螺旋状布、引线，其中引脚用于承接引线的一部分被第二塑封体包覆住，但引脚的另一部分延伸到第二塑封体之外用于与印刷电路板上的焊盘进行焊接；第二中心孔贯穿第二塑封体和第二衬底，并使第二螺旋状布线中的一系列同心螺旋状布线环绕着第二中心孔布置。如果还设置有承载第二衬底的第二基板，则第二基板和第二芯片的两个引脚设置成相互邻近，而且第二基板也被第二塑封体包覆，及该第二中心孔也还贯穿第二基板。

上述的脉冲变压器，在第二衬底上设置有多层第二螺旋状布线并且它们彼此之间上下 对准重合，上下相邻的两个第二螺旋状布线之间设置有绝缘介质层，任意一个第二螺旋状布线中的一系列同心螺旋状布线环绕着第二中心孔布置；任意该上一个第二螺旋状布线的第二端和相邻下一个第二螺旋状布线的第一端互连，藉此将所有的第二螺旋状布线串联，在串接的多个第二螺旋状布线中首个第二螺旋状布线的第一端用作等效同名端或等效异名端两者中的一者，末尾的一个第二螺旋状布线的第二端用作等效同名端或等效异名端两者中的另一者。例如，在上下相邻的两个第二螺旋状布线中，任意该上一个第二螺旋状布线和相邻下一个第二螺旋状布线之间设置有绝缘介质层将它们间隔开。还例如，衬底上的位于最顶层的一个第二螺旋状布线的第一端用作多个第一螺旋状布线串接结构的等效同名端(或异名端)，及衬底上的位于最底层的一个第二螺旋状布线的第二端用作多个第二螺旋状布线串接结构的等效异名端(或同名端)。

上述的脉冲变压器，还包括涂覆在印刷电路板上的绝缘胶用来将第一、第二磁芯骨架粘附固持在印刷电路板上。第一芯片和第二芯片之间通过一个或多个连接部彼此连接而使它们成为共面的一体化结构，以便第一芯片和第二芯片同步安装到印刷电路板上。

在一个可选实施例中，公开了一种脉冲变压器，包括第一和第二芯片，第一芯片具有一个U形的第一磁芯骨架和具有将第一磁芯骨架予以塑封的第一塑封体，第二芯片具有一个U形的第二磁芯骨架和具有将第二磁芯骨架予以塑封的第二塑封体；第一和第二磁芯骨架各自均带有平行延伸的一组侧臂部，第一磁芯骨架的一组侧臂部各自的前端面均从第一塑封体的一个侧缘面裸露出来，第二磁芯骨架的一组侧臂部各自的前端面均从第二塑封体的一个侧缘面裸露出来，使第一塑封体的露出第一磁芯骨架的侧臂部的侧缘面面向第二塑封体的露出第二磁芯骨架的侧臂部的侧缘面，并设置第一磁芯骨架的中任意一个侧臂部的前端面对应和第二磁芯骨架中的一个侧臂部的前端面对准。

上述的脉冲变压器，第一磁芯骨架的一组侧臂部之间连接有一个中段部分，第一芯片具有的第一线圈绕组缠绕在第一磁芯骨架的中段部分上，第一线圈绕组的两端对应分别连接到第一芯片的两个引脚上，引脚用于承接第一线圈绕组的一部分被第一塑封体包覆在内，引脚的另一部分延伸到第一塑封体之外用于与印刷电路板上的焊盘进行对接焊接。

上述的脉冲变压器，第二磁芯骨架的一组侧臂部之间连接有一个中段部分，第二芯片具有的第二线圈绕组缠绕在第二磁芯骨架的中段部分上，第二线圈绕组的两端对应分别连接到第二芯片的两个引脚上，引脚用于承接第二线圈绕组的一部分被第二塑封体包覆在内，引脚的另一部分延伸到第二塑封体之外用于与印刷电路板上的焊盘进行对接焊接。

上述的脉冲变压器，第一和第二芯片并排安装到印刷电路板上时，设置第一塑封体和第二塑封体间隔开，第一磁芯骨架的侧臂部的前端面和第二磁芯骨架中的侧臂部的前端面以间隔开的方式一对一地对准。

上述的脉冲变压器，第一和第二芯片并排安装到印刷电路板上时，设置第一塑封体和第二塑封体紧密贴合起来，使第一塑封体的露出第一磁芯骨架的侧臂部的侧缘面和第二塑封体的露出第二磁芯骨架的侧臂部的侧缘面无缝贴合，第一磁芯骨架的侧臂部的前端面和第二磁芯骨架中的侧臂部的前端面以相互低压住的方式一对一地对准。

上述的脉冲变压器，第一塑封体和第二塑封体间隔开并在它们之间的缝隙中填充绝缘材料，第一磁芯骨架的侧臂部的前端面和第二磁芯骨架中的侧臂部的前端面以被绝缘材料间隔开的方式一对一地对准。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：

图1是本发明涉及到的电压转换器的基本架构。

图2是电压转换器采用TL431进行回馈的反馈网络。

图3～4是耦合元件分别采用电容和脉冲变压器的示意图。

图5是初级侧的第一驱动器带有的启动模块。

图6A是次级侧的第二控制器用电容耦合元件向第一驱动器传输控制信号的方式。

图6B是基于图6A随着输出电压或电流大小变化而产生第一、第二脉冲信号。

图6C是基于图6A在第二控制器中实现主开关的导通时间可调节的模式。

图6D是基于图6C调节导通时间的波形图。

图7A是次级侧的第二控制器用脉冲变压器向第一驱动器传输控制信号的方式。

图7B是基于图7A随着输出电压或电流大小变化而产生第一、第二脉冲信号。

图7C是基于图7A将引入的滤波器和放大器的输出结果叠加后再与参考电压比较。

图8是以次级侧的整流二极管代替次级侧的同步开关。

图9是当负载变轻时调节主开关的导通时间的方式。

图10是基于图9由前一个控制信号钳制后一个控制信号所决定的主开关导通时间。

图11A～11B是脉冲变压器在它的一个第一实施例中的结构。

图12A～12E是脉冲变压器在它的一个第二实施例中的结构。

图13A～13C是脉冲变压器在它的一个第三实施例中的结构。

具体实施方式

下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。

参见图1，以交流转直流的反激FLYBACK电压转换器(Voltage Converter)为例来阐明本发明的发明精神，电压转换器包括用于电压转换的功率级变压器T，该变压器T主要具有初级侧或称一次侧绕组L_P和具有次级侧或称二次侧绕组L_S，初级侧绕组L_P的第一端如同名端在输入节点N₁₀处接收输入电压V_IN而初级侧绕组L_P相对的第二端如异名端则与接地端GND之间连接有一个主开关Q1。基本的工作机制体现在，主开关Q1受到初级侧控制器或称第一控制器104的驱动而在导通和关断之间切换，当主开关Q1接通时，初级侧的电流流经初级侧绕组L_P和主开关Q1并流向接地端GND，但是此阶段次级侧绕组L_S没有电流流过，并且初级侧绕组L_P开始储存能量；一旦主开关Q1被关断，初级侧的电流停止，所有的绕组的极性都反向，并且变压器T开始将能量传递到次级侧绕组L_S，使得次级侧绕组L_S在主开关Q1关断的阶段向负载18提供工作电压和电流，并在输出节点N₂₀处向输出电容C_OUT充电和储存电荷，在次级侧绕组L_S没有电流流过无法 直接向负载18提供工作电流时输出电容C_OUT可以继续向负载18提供工作电压。在一些实施例中变压器T还具有一个辅助绕组L_AUX，辅助绕组L_AUX的线圈绕向和次级侧绕组L_S的绕向相同，也就是说，一旦主开关Q1被关断，产生流经辅助绕组L_AUX的电流实质上可以向一个电容C_AUX进行充电并作为第一驱动器104的工作电压源。

参见图1，先行利用整流器101整流交流电，桥式整流器101包括图示的二极管D11至D14等四个二极管。通常是在一对输入线也即母线12、14上输入常规市电的正弦交流电压V_AC，桥式整流器101充分利用原始交流电正弦波形的正半周、负半周这两部份，将交流电完整的正弦波形转换成同一极性来输出。当该正弦交流电压V_AC经过桥式整流器101的全波整流后，被整流转化为带有交流成分的脉动电压，为了进一步减小脉动电压的纹波，交流电被整流后还进一步利用一个CLC型滤波器来滤除整流后电压的纹波而得到输入电压V_IN。在图1中可以观察到，CLC型滤波器的电感L₁的一端连接于整流器101的二极管D₁₁、D₁₃各自的阴极，电感L₁的相对另一端在节点N₁₀处耦合到初级侧绕组L_P的第一端，而CLC滤波器的一个电容C₁₁连接在电感L₁的一端和接地端GND之间，CLC滤波器的另一个电容C₁₂连接在电感L₁的另一端和接地端GND之间。桥式整流器101的二极管D₁₂、D₁₄各自的阳极连接到接地端GND，其中母线12连接到二极管D₁₁的阳极和D₁₂的阴极以及母线14连接到二极管D₁₃的阳极和D₁₄的阴极。

参见图1，电压转换器还包括与初级侧绕组L_P并联的一个RCD箝位电路或关断缓冲电路103。关断缓冲电路103中包括相互并联的电容和电阻，该两者各自的一端连接到节点N₁₀而它们各自的另一端连接到关断缓冲电路103中的一个二极管的阴极，该二极管的阳极则连接到初级侧绕组L_P的第二端。关断缓冲电路103的作用是限制主开关Q1在关断时高频变压器漏感的能量引起的尖峰电压和次级线圈反射电压的叠加，叠加电压产生的时机是在主开关Q1由饱和状态转向关断的过程中，漏感中的能量可通过关断缓冲电路103的二极管向它的电容充电，而该电容上的电压可能冲到反电动势与漏感电压的叠加值，电容的作用则是将该部分的能量吸收掉。在初级侧绕组L_P和主开关Q1由截止状态再次进入导通阶段时，关断缓冲电路103的电容上的能量经关断缓冲电路103的电阻 来释放，直到电容上的电压达到下次主开关Q1关断之前的反电动势。

参见图1，次级侧绕组L_S的第一端如异名端连接到输出节点N₂₀而次级侧绕组L_S的相对第二端如同名端则连接到一个同步开关Q2的第一端，并且该同步开关Q2的第二端连接到参考地电位VSS。输出电容C_OUT连接于输出节点N₂₀和参考地电位VSS之间，在输出节点N₂₀处可以为负载18提供输出电压V_O作为负载18的工作电压。需要注意的是限制开关Q1、Q2中一者接通另一者必须断开，如初级侧的主开关Q1在接通阶段要求次级侧的同步开关Q2被关断，反之亦然，初级侧的主开关Q1在关断的阶段要求次级侧的同步开关Q2被接通。主开关Q1和同步开关Q2各自均具有第一、第二端和一个控制端，它们作为电子开关，由施加在控制端的信号的高低逻辑电平决定第一端和第二端之间是导通的还是断开的。在电压转换器的正常工作阶段，初级侧的第一控制器104产生的第一脉冲信号S₁用于驱动主开关Q1在关断和导通状态之间切换，次级侧的第二控制器105产生的第二脉冲信号S₂用于驱动同步开关Q2在关断和导通状态之间切换。另外在同步开关Q2受由第二控制器105产生的第二脉冲信号S₂的驱动阶段，主开关Q1和同步开关Q2之间还存在着死区时间(dead time)，所以也可能发生在第一脉冲信号S₁控制主开关Q1关断的阶段第二脉冲信号S₂控制将同步开关Q2予以关断的情况。

参见图1，除了次级侧绕组L_S外，一个额外设置的辅助绕组L_AUX的第一端如异名端连接到一个二极管D_AUX的阳极，该二极管D_AUX的阴极对应连接到电容C_AUX的一端，并且该电容C_AUX的另一端连接到接地端GND，以及辅助绕组L_AUX的相对第二端如同名端连接到接地端GND。在主开关Q1导通时，次级侧绕组L_S和辅助绕组L_AUX它们的异名端相对同名端为负并且无电流流通，输出电容C_OUT给负载18供电。反之，在主开关Q1关断时，次级侧绕组L_S和辅助绕组L_AUX的极性反向，它们各自的异名端相对同名端为正并且均有电流流通，初级侧绕组L_P的能量传送到次级侧绕组L_S和辅助绕组L_AUX，换言之，在主开关Q1关断时不仅次级侧绕组L_S向负载18提供负载电流还给输出电容C_OUT充电，辅助绕组L_AUX也还给充当电源的辅助电容C_AUX充电。在图1中，电容C_AUX一端保持的电压V_CC即作为第一控制器104的电源电压。电容C_Y是连接于初级侧接地端GND和次 级侧参照地电位VSS之间的安全电容，可滤除初级侧和次级侧绕组间的分布电容产生的噪声电压，或说滤除初级侧和次级侧绕组间耦合电容产生的共模干扰。

参见图1，次级侧的第二控制器105实时撷取节点N₂₀处输出电压V_O变化状况或者实时感测流经负载18的负载电流I_O(即输出电流)变化状况，并藉此产生控制信号SQ，而初级侧的第一控制器104需要利用控制信号SQ的高低逻辑电平的状态来进一步产生一路第一脉冲信号S1，并据此藉由第一脉冲信号S₁决定主开关Q1是需要导通还是需要关断。因为第二控制器105产生控制信号SQ相对于电压V_O或电流I_O的变化几乎是瞬态响应的，第一控制器104产生第一脉冲信号S1即时响应于控制信号SQ的变化，则第一脉冲信号S1相当于也是实时跟踪电压V_O或电流I_O的变化。至于第二控制器105是如何来产生一个控制信号SQ，以及第二控制器105、第一控制器104之间是如何利用耦合元件106来交互传递信息等内容在后续的下文中将详细介绍。

参见图2，在TL431反馈网络中，电阻R₁和R₂对输出电压V_O分压取样，电阻R₃用作环路增益调整，电容C₁和C₂是补偿电容以及电阻R₅是补偿电阻。大体工作原理是：输出电压V_O升高时，TL431中三端可编程并联稳压二极管的控制端(相当于一个电压误差放大器的反向输入端)由于输入了电阻R₁和R₂的分压值，所以也随着输出电压V_O上升而增大，但是三端可编程并联稳压二极管的阴极(相当于电压误差放大器的输出端)的电压会下降，导致流经光耦合器17中连接于并联稳压二极管的阴极和电阻R₃之间的发光元件的原边电流I_D增大，连带着光耦合器17中另一侧的接收光强的晶体管中流过的输出电流也随之增大，所以初级侧控制器16的反馈端口COMP的电压下降从而促使控制主开关Q1的脉冲信号的占空比减小，来实现输出电压V_O的减小。反之亦然，当输出电压V_O降低时，调节过程相类似但是各个对应的响应状态的趋势相反，最终促使控制主开关Q1的脉冲信号的占空比增大，来实现输出电压V_O的抬升。电阻R₄的作用是对TL431额外注入一个电流，避免TL431因注入电流过小而不能正常工作，如果电阻值R₃适当选取阻值则电阻R₄可以省略。图2的反馈网络必须预留足够的增益和相位裕度和来保障整个系统的稳定性，例如开环增益至少留出45°的相位裕度，通常允许的范围是45°到75°。 显而易见，这种补偿形式存在的最大问题是控制方式复杂而且延迟效应非常明显，初级侧控制器16无法实时检测次级侧的情况，而本发明则主张摒弃这种反馈网络。

参见图3，图1中的耦合元件106具体采用了耦合电容，参见图4，图1中的耦合元件106具体采用了脉冲变压器。除此之外，其他的压电元件或光耦合元件等也适用于作为耦合元件106，只要能够在初级侧控制器或称第一控制器104和次级侧控制器或称第二控制器105之间交互数据信息即可。

参见图5，输入线12、14之间连接有一个安全电容C_X，可用来抑制差模型干扰并滤除高频杂波信号，在该减省示意图中，一个输入电容C_IN连接在输入节点和接地端GND之间，输入给该一组输入线12、14的交流电压V_AC藉由上文介绍的桥式整流器101整流后再由输入电容C_IN进行滤波，得到输入电压V_IN。电压转换器将输入电压V_IN经过功率级的电压转换后在一组输出线22、24上向负载提供输出电压V_O。本发明中另外还设置有一个整流电路连接在输入线12、14上，整流电路的一个整流二极管D₂₁的阳极连接到输入线12上，整流电路的另一个整流二极管D₂₂的阳极则连接到输入线14上。此外二极管D₂₁和D₂₂各自的阴极互连并都连接到属于第一控制器104的一个高压启动元件JFET的漏极端，也可以在JFET的漏极端和二极管D₂₁和D₂₂各自的阴极之间连接一个如图1所示的限流电阻R₂₁，结型场效应晶体管JFET的源极端连接到一个二极管D₃₁的阳极，二极管D₃₁的阴极连接到上文提及的作为电源的辅助电容C_AUX的未接地的一端，而JFET的栅极控制端和源极端之间连接有一个限流电阻R₃₁，以及JFET的栅极和接地端GND之间连接有一个控制开关SW₃₁，控制开关SW₃₁的第一端连接到JFET的栅极而第二端连接到接地端GND。当输入线12、14插上市电而接入交流电时，施加在控制开关SW₃₁的栅极上切换信号CTRL开始驱动控制开关SW₃₁进入导通状态，所以控制开关SW₃₁的栅极会接到地电位GND而接通负临界电压的JFET，因此产生的电流自JFET的漏极流向源极通过二极管D₃₁对电容C_AUX的未接地的一端充电。电阻R₃₁两端的正向压降会上升，但JFET栅极到源极间的电压下降，最终JFET源极和栅极间的电压大约会平衡于一个JFET的夹断电压(Pinch off)的电压值，相当于由JFET栅极G到源极S方 向的实际压降等于这个夹断值的负数。当JFET对电容C_AUX充电直至其储存的电压V_CC上升达到启动电压水准时，一个未示意出的驱动控制模块被触发进入工作状态，驱动控制模块用于产生初始脉冲信号，并使得主开关Q1被该初始脉冲信号驱动在导通和关断之间切换而开始工作，至此则电压转换器完成启动Start-Up程序。启动程序结束之后，依靠辅助绕组L_AUX通过连接于它的第一端的二极管D_AUX对电容C_AUX进行充电。另外，虽然图1没有示意出，应当认识到，还可以在辅助绕组L_AUX的第一端和接地端GND之间连接一个分压器，将分压器采样的分压输入给第一控制器104，从而第一控制器104利用该分压器来实施次级侧绕组的电流过零(ZCD)检测或者是对次级侧的输出电压进行过压检测。以及主开关Q1的第一端如漏极连接到初级侧绕组L_P的一个第二端，主开关Q1的第二端如源极与接地端GND之间还连接有一个感应电阻R_S，流经初级侧绕组L_P的电流值乘以感应电阻R_S的电阻值便可得到表示流经初级侧的电流大小的电压V_S，如果将该电压V_S输入给第一控制器104，第一控制器104将这个电压V_S限定在一个预设的限制电压V_LIMIT范围内，就可以对初级侧的电流进行监控并实现过流保护。

参见图1，在完成启动程序使主开关Q1首次在导通和关断之间切换后，一旦当主开关Q1被关断，次级侧绕组L_S的第一端即异名端极性为正，则在次级侧绕组L_S的第一端撷取的电压可以作为启动电压ST来开启次级侧的第二控制器105。第二控制器105实时监测次级侧的输出电压V_O和实时监测流经负载18的电流I_O，具体的方式例如，利用由串联在输出节点N₂₀和次级侧的参考地电位VSS之间的电阻R_D1和R_D2构成的分压器来获取的一个分压值，这个分压值实质上产生于电阻R_D1和R_D2两者互连处的节点并作为一个反馈电压V_FB回馈到第二控制器105。以及在输出节点N₂₀和次级侧的参考地电位VSS之间串联设置负载18和一个感测电阻R_C，则流经负载18的电流I_O可以用感测电阻R_C上的感测压降V_CS除以感测电阻R_C的阻值来表示，换言之，感测压降V_CS可用来表征流经负载18和感测电阻R_C的负载电流值的大小。

参见图6A，展示了第一控制器104和第二控制器105的部分组件，来达成上文提及的由感测压降V_CS和反馈电压V_FB的变化来实时控制主开关Q1的导通或关断的目的。第 一控制器104和第二控制器105依靠耦合元件106进行数据的交互，耦合元件106包括两个耦合电容C₂₁和C₂₂，下文将介绍第一、第二控制器104、105的工作机理。先行申明，第一控制器104和第二控制器105在以下内容作为范例的拓扑结构仅仅是用于解释本发明的发明精神，该等实施例有多种等价的变形形式，任何基于该等实施例而在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。

在第二控制器105中，具有一个第一开关SW₄₁和一个第二开关SW₄₂，它们各自均包括第一端和第二端及控制端，作为电子开关，控制端所施加的信号的高低逻辑状态决定了第一端和第二端之间是关断的还是导通的。该两者串联在偏压电路105d和参照地电位VSS之间，例如第一开关SW₄₁的第一端连接到偏压电路105d而第二端连接到第二开关SW₄₂的第一端，第二开关SW₄₂的第二端则连接到参照地电位VSS，第一开关SW₄₁和第二开关SW₄₂受控于一个RS触发器105a的Q输出端产生的控制信号SQ，例如控制信号SQ耦合到第一开关SW₄₁的控制端，控制信号SQ通过反相器105e产生的反相信号耦合到第二开关SW₄₂的控制端，当然控制信号SQ也还可以通过一个缓冲器后再耦合到第一开关SW₄₁的控制端。也就是说，第一开关SW₄₁接通时第二开关SW₄₂应当关断或者第一开关SW₄₁关断时第二开关SW₄₂应当接通。

针对第二控制器105而言，由分压器的电阻R_D1和R_D2分压撷取到输出电压V_O的一个分压值即反馈电压V_FB，将反馈电压V_FB输入到第二控制器105中的一个第一比较器A1的反相输入端，而在第一比较器A1的同相输入端输入一个第一参考电压V_REF。或者作为取代反馈电压V_FB的方式，由与负载18串联的感测电阻R_C撷取到表征流经负载18大小的感测电压V_CS，将感测电压V_CS输入到第二控制器105中的第一比较器A1的反相输入端。此外第一比较器A1的输出端则连接到RS触发器105a的置位端S，第二控制器105中的一个导通时间产生器105c输出的信号S_ON输入到RS触发器105a的复位端R，而一个单稳态触发器(One-Shot)或单击电路105b则连接在RS触发器105a的Q输出端和导通时间产生器105c之间。在第二控制器105中位于第一开关SW₄₁和第二开关SW₄₂到参照地电位VSS的一个支路上，该节点N₂是第一开关SW₄₁的第二端和第二 开关SW₄₂的第一端互连处的一个公共节点，节点N₄连接到参照地电位VSS，并且节点N₄是第二开关SW₄₂的第二端处的一个节点。

针对第一控制器104而言，包括一个第二比较器A2，还具有与第二比较器A2的正相输入端相连的一个节点N₁，和具有一个连接于接地端GND的节点N₃，还设置有连接在节点N₁和节点N₃之间的一个电阻R₄₁。在第二比较器A2的反相输入端输入一个第二参考电压V_TH。其中第一控制器104的节点N₁和第二控制器105的节点N₂之间连接有属于耦合元件106的一个电容C₂₁，在第一控制器104的节点N₃和第二控制器105的节点N₄之间连接有属于耦合元件106的一个电容C₂₂。虽然耦合元件106和以太网的双绞线结构完全不同，但是它们有着相类似的数据传输功效，譬如节点N₁实质上可以视作第一控制器104的接收接口RX1+，节点N₃可以视作第一控制器104的接收接口RX2－，与之相对应的是，节点N₂实质上可以视作第二控制器105的发送接口TX1+，节点N₄可以视作第二控制器105的发送接口TX2－。

现在从系统的角度来讨论第一控制器104和第二控制器105之间的相互配合来产生控制主开关Q1的第一脉冲信号S₁的实施方式，这需要借助图6A和图6B来解释。当第二控制器105中第一比较器A1反相端单独输入反馈电压V_FB或单独输入感测电压V_CS时，其中当反馈电压V_FB或是感测电压V_CS开始比正相端的第一参考电压V_REF低时，也即图6B中发生于T₁时刻的事件，第一比较器A1的输出结果为逻辑高电平，所以RS触发器105a被置位，使输出端Q输出的控制信号SQ跳转到逻辑高电平，从而控制信号SQ接通图6A中的第一开关SW₄₁，但是控制信号SQ通过反相器105e反相后的信号为逻辑低电平所以会关断第二开关SW₄₂。由于第一开关SW₄₁接通时第二开关SW₄₂关断，参照地电位VSS电位可低于接地端GND电位，所以从第二控制器105到第一控制器104之间传递信号，会在沿着由偏压电路105d、第一开关SW₄₁、节点N₂、电容C₂₁、节点N₁、电阻R₄₁、节点N₃、电容C₂₂、节点N₄、参照地电位VSS这样的一个回路LOOP1上形成电流通路，此时偏压电路105d提供的正电压源开始沿着通过导通的第一开关SW₄₁和节点N₂给耦合元件106中的电容C₂₁充电，那么节点N₂处也即发送接口TX1+处的充 电电压V_TX1的变化状况如图6B所示，逐步上升。以及节点N₁处也即接收接口RX1+处的充电电压V_RX1的变化状况也如图6B所示，由于电容C₂₁两端的电压不能突变，所以T₁时刻电压V_RX1几乎具有最大值，而随着电容C₂₁的极板间电压逐步抬升所以接收接口RX1+处的电压V_RX1逐步降低。此阶段因为节点N₁处也即接收接口RX1+处的充电电压V_RX1大于第二参考电压V_TH，导致第二比较器A2的输出结果也即产生的第一脉冲信号S₁为逻辑高电平，从而由第一脉冲信号S₁耦合到主开关Q1的控制端来接通主开关Q1。需要注意的是，因为第一脉冲信号S₁已经开始来控制主开关Q1，所以在电压转换器的启动(Start-Up)阶段，第一控制器104中的驱动控制电路所输出的用来控制主开关Q1的初始脉冲信号便停止产生，而开始完全由第一脉冲信号S₁控制主开关Q1，除非是电压转换器重新启动上电而再次需要利用初始脉冲信号来启动主开关Q1。

参见图6B，T₁时刻导致的第一脉冲信号S₁这种状态持续到T₂时刻，到了T₂时刻，导通时间产生器105c设定的导通时间T_ON结束，使得导通时间产生器105c会产生一个逻辑高电平的信号S_ON作为复位信号输送到RS触发器105a的复位端S，以至于RS触发器105a的Q输出端输出的控制信号SQ翻转成逻辑低电平，从而控制信号SQ关断图6A中的第一开关SW₄₁，但是控制信号SQ通过反相器105e反相后的信号为逻辑高电平所以会接通第二开关SW₄₂。由于第一开关SW₄₁关断时第二开关SW₄₂接通，从第二控制器105到第一控制器104，会在沿着由节点N₂、第二开关SW₄₂、节点N₄、电容C₂₂、节点N₃、电阻R₄₁、节点N₁、电容C₂₁回到节点N₂形成闭合的回路LOOP2，电容C₂₁和电容C₂₂充电储存的一部分电荷会抵消中和以及被电阻R₄₁消耗。所以从T₂时刻开始，电容C₂₁释放电荷导致节点N₂处也即发送接口TX1+处的充电电压V_TX1逐步减小，在T₂时刻因为电容C₂₁的电压不能突变所以导致节点N₁处也即接收接口RX1+处的电压V_RX1被拉低到短暂出现的负值，随着电容C₂₁和电容C₂₂释放电荷导致接收接口RX1+处的电压V_RX1接近T₃时刻静态的零电位，而且节点N₂处也即发送接口TX1+处的电压V_TX1也接近T₃时刻静态的零电位，此阶段由于节点N₁处也即接收接口RX1+处的电压V_RX1小于例如接近零电位的第二参考电压V_TH，导致第二比较器A2的输出结果也即产生的第 一脉冲信号S₁为逻辑低电平，从而由第一脉冲信号S₁来关断主开关Q1。从图6B中观察，T₁时刻到T₂时刻之间的导通时间T_ON是主开关Q1接通的阶段，T₂时刻到T₃时刻之间的关断时间T_OFF是主开关Q1关断的阶段，再参见图1，上文已经交代第二脉冲信号S₂是第一脉冲信号S₁或者说是控制信号SQ的反相信号，所以第二脉冲信号S₂在导通时间T_ON和在关断时间T_OFF的逻辑状态和第一脉冲信号S₁相反，可以由第二控制器件105来产生该第二脉冲信号S₂用于控制次级侧的同步开关Q2。

在主开关Q1导通的阶段，初级侧电流流经初级侧绕组L_P进行储能，此时由于同步开关Q2被关断所以次级侧绕组L_S没有电流通过，输出电容C_OUT给负载18供电。在主开关Q1关断的阶段，初级侧电流降低到零初级侧绕组L_P释放能量，初级侧绕组L_P的能量传送到次级侧绕组L_S和辅助绕组L_AUX，此时同步开关Q2导通所以次级侧绕组L_S以及同步开关Q2中有电流通过，次级侧绕组L_S向负载18提供负载电流还给输出电容C_OUT充电，辅助绕组L_AUX也给充当电源的电容C_AUX充电。关于导通时间产生器105c决定该导通时间T_ON延时量度的方式，结合图6A和图6B，例如可以由RS触发器105a输出的控制信号SQ在T₁时刻的上升沿Rising-edge来触发一个单稳态触发器105b产生一个持续纳秒级别的窄时钟脉冲CLK1，需要注意的是，窄时钟脉冲CLK1仅仅是在控制信号SQ的上升沿为高电平，其他时间是低电平。时钟脉冲CLK1通知导通时间产生器105c开始计时，导通时间产生器105c在计时恰好到预设的导通时间T_ON结束的时刻，由导通时间产生器105c发送一个高电平信号S_ON来复位RS触发器105a，因此这种控制模式实质上可以认为是恒定导通时间Constantly On Time的控制模式，基于本发明的发明精神，每个开关周期内，预设的恒定导通时间T_ON所持续的时长也可以调节，例如我们可以设计出符合要求的最小恒定导通时间T_ON-MIN或最大恒定导通时间T_ON-MAX。

参见图6C，是一种基于图6A的可选实施方式。考虑到主开关Q1的开关频率f随着输入电压V_IN增大而减小或随着输入电压V_IN减小而增大，且频率f随着导通时间T_ON增大而减小或随着导通时间T_ON减小而增大，如果开关频率f过小就会导致变压器T的磁芯磁通发生无法恢复到磁滞回线的起始点使得磁芯过度饱和，例如输入电压V_IN增大引起开 关频率f过小就会导致变压器T饱和，此时一旦磁芯无法承受电压就容易烧毁。在该实施例中，我们将克服这个问题。在主开关Q1接通但是同步开关Q2关断的时候，次级侧绕组L_S没有电流通过，但是可以从次级侧绕组L_S的第二端如同名端和同步开关Q2的第一端互连的一个节点处撷取这个节点的电压采样量V_SAM，而次级侧绕组L_S的第二端在该时段的电压V_SAM大约是等于次级侧绕组L_S的匝数NS比上初级侧绕组L_P的匝数NP再将比值NS/NP乘以输入电压V_IN所得到的计算结果，也就是说电压V_SAM与输入电压V_IN的大小存在着关联性。基于这种关联性，导通时间产生器105c感知电压V_SAM的大小，藉此作为依据，来产生合适的导通时间T_ON用以抑制开关频率f减小到异常状态所引起的磁芯饱和。正如图6C、6D所示，感测压降V_CS或反馈电压V_FB比第一参考电压V_REF小就会导致第一比较器A1输出高电平给RS触发器105a的置位端S，RS触发器105a的Q输出端产生的控制信号SQ由低电平翻转为高电平，控制信号SQ输出给单稳态触发器105b就会促使单稳态触发器105b在控制信号SQ由低电平翻转为高电平的上升沿的时刻产生时钟信号CLK1。导通时间产生器105c包括一个采样保持器(S/H)105c-1和一个电压电流转换器105c-2，还包括一个第三开关SW₅₁以及一个电容C_T，其中采样保持器105c-1的输入端连接到次级侧绕组L_S的第二端如同名端，采样保持器105c-1的输出端连接到电压电流转换器105c-2的电压输入端，电源电压V_DD为电压电流转换器105c-2提供工作电压，电压电流转换器105c-2的电流输出端与电容C_T的一端连接到节点N_T，电容C_T的相对另一端连接到接地端GND。第三开关SW₅₁的第一端连接到节点N_T而第二端连接到接地端GND从而使得第三开关SW₅₁与电容C_T是关系并联，第三开关SW₅₁的控制端输入单稳态触发器105b产生的时钟信号CLK1。导通时间产生器105c还包括一个第三比较器A3，将第三比较器A3的正相输入端连接到电容C_T的一端也即充电节点N_T，而在第三比较器A3的反相输入端输入一个第三参考电压V_P。

参见图6C，导通时间产生器105c调节导通时间T_ON的工作机制在于，利用采样保持器105c-1采样次级侧绕组L_S的第二端如同名端的电压V_SAM，其采样的时机例如是可以是主开关Q1导通而同步开关Q2关断的时间，如果输入电压V_IN越大则采样保持器 105c-1保持的电压值就越大，导致电压电流转换器105c-2输出的电流就越大。反之亦然，输入电压V_IN越小则采样保持器105c-1保持的电压值就越小，导致电压电流转换器105c-2输出的电流就越小。由于用于驱动第三开关SW₅₁的时钟信号CLK1仅仅在RS触发器105a产生的控制信号SQ的上升沿的时刻为高电平，其他时间为低电平，以至于控制信号SQ的上升沿的时刻第三开关SW₅₁被瞬态接通，则电容C_T存储在其一端也即节点N_T处的电荷在第三开关SW₅₁被接通的这个时刻释放掉，所以第三比较器A3的输出端在此时会产生和输出为低电平的信号S_ON。在图6D中，控制信号SQ的上升沿的时刻，是一个预设时段T_SET开始的时刻。控制信号SQ的上升沿这一动作结束之后时钟信号CLK1又翻转到低电平，只要第三开关SW₅₁接通后被断开，电容C_T再次利用电压电流转换器105c-2输出的电流进行充电。一旦电容C_T在导通时段T_ON内持续充电，在导通时段T_ON结束后的关断时段T_OFF内使节点N_T处的电压开始比第三参考电压V_P大。最终的结果是，使第三比较器A3的输出端产生的信号S_ON由导通时段T_ON内的低电平抬升到关断时段T_OFF内的高电平，而信号S_ON又被输入到RS触发器105a的复位端R，所以高电平的信号S_ON会复位RS触发器105a，让其Q输出端产生的控制信号SQ由导通时段T_ON内的高电平跌落到关断时段T_OFF内的低电平。控制信号SQ在关断时段T_OFF内持续为低电平，一直到关断时段T_OFF结束后还延续为低电平，除非下一次感测压降V_CS或反馈电压V_FB比第一参考电压V_REF小，第一比较器A1再次发出高电平来置位RS触发器105a输出高电平。而第三比较器A3的输出端产生的信号S_ON在关断时段T_OFF内持续为高电平，一直到关断时段T_OFF结束后还延续为高电平，除非直到下一次控制信号SQ具有上升沿，从而使时钟信号CLK1出现高电平来接通第三开关SW₅₁，以至让电容C_T的节点N_T瞬态放电，第三比较器A3才会再次产生低电平的信号S_ON。

参见图6C，输入电压V_IN越大则采样保持器105c-1保持的电压值也就越大，并导致电压电流转换器105c-2输出的电流值就越大，从而减少充电时间，很快让电容C_T一端的节点N_T处的电压超过第三参考电压V_P，相当于在整个开关周期内缩短时段T_ON的时长，而该时段T_ON内控制信号SQ是高电平且是主开关Q1的接通时间，所以当输入电压V_IN 越大时导通时间T_ON却被缩短，与之对应，时段T_OFF内控制信号SQ是低电平且是主开关Q1的关断时间。换言之，虽然输入电压V_IN增大意欲降低开关频率f，但是接通时间T_ON被缩短的效果是抑制了开关频率f的降低程度。反之亦然，一旦输入电压V_IN越小，则采样保持器105c-1保持的电压值就越小，导致电压电流转换器105c-2输出的电流值就越小，而拖延充电时间，最后以比较慢的速度才让电容C_T一端的节点N_T处的电压超过第三参考电压V_P，相当于在整个开关周期内是适当地延长了时段T_ON的时间长度，所以输入电压V_IN越小而导致主开关的导通时间T_ON却被延长。换言之，虽然输入电压V_IN降低意欲增大开关频率f，但是接通时间T_ON被延长的效果是抑制了开关频率f的增大程度。显然，本发明的这种实施例能够极佳的保障开关频率f的相对稳态。

例如非连续DCM模式下开关频率f＝(2×I_O×L×V_O)÷{(V_IN)²×(T_ON)²}，其中L是变压器T的等效电感值，按照本发明上文提供的方案，显然无论是输入电压V_IN降低还是增加，函数关系中的(V_IN)²×(T_ON)²这一项计算值的变化尺度并不大，都可以抑制开关频率f的变化量/幅度从而避免变压器T进入饱和被损坏。

参见图7A，较之图6A的实施例，最主要的区别是改变了耦合元件106的组件类型而其他的特征则基本相同。耦合元件106是脉冲变压器PT，其中第二控制器105的电路和产生控制信号SQ的方式在上文中已经解释，不再赘述。在这个实施例中，该脉冲变压器PT作为第一控制器104和第二控制器105之间进行数据信号交互的传输媒介，具有初级侧或称一次测绕组L_PT1和次级侧或称二次侧绕组L_PT2，初级侧绕组L_PT1连接到第二控制器105，次级侧绕组L_PT2连接到第一控制器104。初级侧绕组L_PT1具备的第一端如同名端用来接收RS触发器105a所产的控制信号SQ以及第二端如异名端耦合到参照地电位VSS，次级侧绕组L_PT2具备的第一端如同名端可以产生用于驱动主开关Q1的第一脉冲信号S₁以及第二端如异名端用来耦合到接地端GND。虽然在初级侧绕组L_PT1的第一端直接输入控制信号SQ，而将次级侧绕组L_PT2的第一端的输出结果直接作为第一脉冲信号S₁在理论上是可行的，但是为了保障信号不传错，本发明提供了图7A的实施例。控制信号SQ可以传输到给一个缓冲器A4的输入端，缓冲器A4的输出端即节点N₅处和 初级侧绕组L_PT1的第一端之间连接一个电容C₅₂，初级侧绕组L_PT1的第二端在节点N₇处连接到一个较低的电位或说是参照地电位VSS。次级侧绕组L_PT2的第一端和一个用于输出第一脉冲信号S₁的信号产生节点N_S之间连接一个电容C₅₁，次级侧绕组L_PT2的第二端在一个节点N₆处连接到接地端GND。并且可选的将一个二极管D₅₁的阴极连接到节点N_S而阳极在节点N₆处连接到接地端GND，以及可选的还可以在节点N_S和节点N₆之间连接一个电阻R₅₁。脉冲变压器PT的工作机制体现在，电容C₅₂隔离直流电，当控制信号SQ翻转为高电平时给电容C₅₂充电，也会抬升初级侧绕组L_PT1的第一端如同名端的电位。如图7B的位于初级侧绕组L_PT1第一端节点处的发送接口TX1+的电压V_TX1的粗略波形，初级侧绕组L_PT1第二端的节点处视为发送接口TX2－，脉冲变压器PT将控制信号SQ传递到次级侧绕组L_PT2，次级侧绕组L_PT2的第一端如同名端的电位也抬升，如图7B的位于次级侧绕组L_PT2第一端节点处的接收接口RX1+的电压V_RX1的粗略波形，次级侧绕组L_PT2第二端的节点处视为接收接口RX2－。该过程中由于电容C₅₁的耦合作用也会将节点N_S的电位同步抬升起来，如果采用肖特基二极管D₅₁则二极管D₅₁的箝位效应还可以使得节点N_S的电位迅速增大，从而在节点N_S处输出高电平的第一脉冲信号S₁。与之相反的是，一旦当控制信号SQ翻转为低电平时电容C₅₂就会通过初级侧绕组L_PT1放电，电容C₅₁也通过次级侧绕组L_PT2和电阻R₅₁放电，使得信号产生节点N_S的电位迅速跌落，从而在信号产生节点N_S处产生低电平的第一脉冲信号S₁，第一脉冲信号S₁随着控制信号SQ的逻辑状态翻转而同步变化。第二脉冲信号S₂是第一脉冲信号S₁的反相信号，波形图如图7B。

参见图7C，该实施例与图7A略有区别，在图7A的实施例中第二控制器105中的第一比较器A1的反相输入端被输入了反馈电压V_FB或者感测电压V_CS其中之一，但图7C的实施例中滤波器105g的输出和放大器105h的输出通过一个加法器105i相加后再送入到第一比较器A1的反相输入端。在图1中输出节点N₂₀处或者是在后文即将详细介绍的如图8所示的实施例的输出节点N₂₀处的实际纹波电压Ripple的波形带有交流成分和直流成分，纹波电压的平均电压值相当于直流成分的电压水准，而总的纹波电压减去直流成 分的电压值实质上就等于交流成分的电压值。反馈电压V_FB因为是输出节点N₂₀处撷取的分压值，所以其本质上也是实际纹波电压的一个分压。另外感测电压V_CS表征的是负载电流I_O的大小，呈现出交直流特性的负载电流I_O带有的直流电流成分远大于它带有的交流电流成分，所以感测电压V_CS也是交直流信号，它的平均电压值等于它的直流成分的电压值。在图7C中，实际纹波电压被输送至一个滤波器105g，该滤波器用于滤除实际纹波电压的直流成分而仅仅保留和输出交流成分，可认为滤波器105g将反馈电压V_FB的的总电压值减去它当中直流成分的电压值便得到它当中的交流成分的电压值。在图7C中，负载电流I_O在感测电阻R_C上产生的压降即感测电压V_CS被输送至一个放大器105h，感测电压V_CS由放大器105h放大后输出。滤波器105g将滤除反馈电压V_FB的直流成分而得到的交流成分的信号输出给加法器105i，放大器105h将感测电压V_CS处理放大的带有交流成分和直流成分的信号输出给加法器105i，加法器105i将滤波器105g输出的信号和放大器105h输出的信号相加后再送入到第一比较器A1的反相输入端。图7C的实施例除了第一比较器A1的反相输入端不是直接的反馈电压V_FB或感测电压V_CS之外，其他的与图7A完全相同。并且加法器105i将滤波器105g输出的信号和放大器105h输出的信号相加后输入到第一比较器A1的反相输入端这种方案，来取代第一比较器A1的反相输入端的反馈电压V_FB或感测电压V_CS，还适用于图6A和图6C的实施例。

参见图8，该实施例与图1的最大区别是次级侧绕组L_S的第一端如异名端通过一个整流二极管D_REC连接到输出节点N₂₀。并且图1中的同步开关Q2也可以被摒弃，此时次级侧绕组L_S的第二端如同名端可以直接耦合到参照地电位VSS。整流二极管D_REC的阳极连接到次级侧绕组L_S的第一端而阴极连接到输出节点N₂₀，启动电压ST可以从整流二极管D_REC的阴极处撷取。如果同步开关Q2被取消则无需再产生第二脉冲信号S₂，除此之外，图8的运作工作机制与图1相同，这里不予赘述。

在电压转换器中，如果负载18变轻或空载时，负载电流I_O就会显著降低，这同样也会导致主开关Q1的开关频率f降低，这里提及的负载18的轻载Light load情况或者是空载Empty load是相对它的重载Heavy load情况而言。而且开关频率f与电压转换器是 否进入音频区息息相关，如果开关频率f过低会产生寄生振荡，例如电器使用者如果听到变压器发出的啸叫声可能就是开关频率f降低到20Hz左右。

参见图9，在该实施例中将会介绍电压转换器自适应的决解开关频率f降低引起的音频不适感。无论是图6A还是图7A或是图7C的实施例，将反馈电压V_FB或感测电压V_CS或加法器105i输出的信号其中之一视为侦测信号DE，因此侦测信号DE可以用于表征提供给负载18的输出电压V_O和/或负载电流I_O的实时大小情况。此侦测信号DE输入到第一比较器A1的反相输入端，第一参考电压值V_REF输入到第一比较器A1的正相输入端，当侦测信号DE低于第一参考电压值V_REF时，第一比较器A1输出的高电平使RS触发器105a的置位端S置位，RS触发器105a开始输出高电平的控制信号SQ，当导通时间产生器105c产生高电平的信号S_ON输送到RS触发器105a的复位端R时RS触发器105a开始输出低电平的控制信号SQ，这在上文中已经详细介绍，不予赘述。在图9的实施例中，仅仅示意出了电压转换器的一部分组件，同时还特意展示了导通时间产生器105c的一种可选但非必须的实施例。在图9和图10中，一旦当侦测信号DE低于第一参考电压值V_REF，控制信号SQ从低电平跳变到高电平的上升沿的时刻触发单稳态触发器105b发出时钟信号CLK。在图10的实施例中，以侦测信号DE低于第一参考电压值V_REF的两个相邻时段为例进行阐明，譬如，在一个第一时段TIME1发生了侦测信号DE(例如某一个侦测信号DE1)低于第一参考电压值V_REF的情况，此时刻电压转换器会通过产生控制信号SQ1接通主开关Q1来调制增大输出电压V_O和/或负载电流I_O，从而藉由电压调制使得第一时段TIME1结束点侦测信号DE恰好回归到大于第一参考电压值V_REF的状态，后来在一个第二时段TIME2又发生了侦测信号DE(例如某一个侦测信号DE2)再次低于第一参考电压值V_REF的情况，电压转换器需要再次通过产生控制信号SQ2控制接通主开关Q1来调制增大输出电压V_O和/或负载电流I_O，经电压调制使得第二时段TIME2结束点侦测信号DE恰好回归到大于第一参考电压值V_REF，如此循环。

参见图10，在第一时段TIME1内侦测信号DE1低于第一参考电压值V_REF，在第一时段TIME1起始时刻，第一比较器A1的高电平比较结果使RS触发器105a置位产生高 电平的控制信号SQ1，此一时刻，控制信号SQ1由之前的低电平翻转到高电平的上升沿使得单稳态触发器105b被单击发出高电平的窄脉冲也即时钟信号CKL1，该过程可以结合图6A和图7A或图7C来理解。由单稳态触发器105b产生的时钟信号CKL1触发导通时间产生器105c开始进行导通时间T_ON1的计时，在主开关Q1接通的导通时间T_ON1内第三比较器A3发出的信号S_ON1持续为低电平。至导通时间T_ON1结束后，导通时间产生器105c中的第三比较器A3发出高电平的信号S_ON1作为复位信号，让RS触发器105a复位并使控制信号SQ1翻转到低电平状态。在第一时段TIME1内，主开关Q1可以有多个开关周期而不止图示的数量，一个预设时段T_SET-A从第一时段TIME1的起始时间点开始计时，经过一个或多个开关周期直至在该预设时段T_SET-A结束时，侦测电压DE按照预期的设想要大于第一参考电压V_REF，此时控制信号SQ1为低电平，而且该时刻又因为时钟信号CLK1后续的下一个高电平的窄时钟信号还没出现，所以电容C_T还没有瞬态放电，则第三比较器A3输出的信号S_ON1维持在高电平。

参见图10，在第一时段TIME1结束之后，由于电压转换器的电压调制效果，使得侦测信号DE回归到大于第一参考电压值V_REF的状态，此时第一比较器A1的比较结果为低电平。间隔一段时间后，后来在一个第二时段TIME2侦测信号DE2再次低于第一参考电压值V_REF，在第二时段TIME2起始时刻，第一比较器A1的高电平比较结果使RS触发器105a置位产生高电平的控制信号SQ2，此一时刻，控制信号SQ2由之前的低电平翻转到高电平的上升沿，使得单稳态触发器105b被单击而发出高电平的窄脉冲也即时钟信号CKL2。由单稳态触发器105b产生的时钟信号CKL2触发电容C_T放电而低于第三参考电压V_P，此时导通时间产生器105c开始进行导通时间T_ON2的计时，在主开关Q1接通的导通时间T_ON2内第三比较器A3发出的信号S_ON2持续为低电平。至导通时间T_ON2结束后，电容C_T充电至超过第三参考电压V_P，导通时间产生器105c中的第三比较器A3发出高电平的信号S_ON2作为复位信号，让RS触发器105a复位并使控制信号SQ2翻转到低电平状态。同样在第二时段TIME2内，主开关Q1也可以有多个开关周期而不止图示的数量，一个预设时段T_SET-B从第二时段TIME2的起始时间点开始计时，经过一个或多 个开关周期直至在该预设时段T_SET-B结束时，侦测电压DE按照预期的设想会大于第一参考电压V_REF来满足负载需求，此时控制信号SQ2为低电平，而且该时刻又因为时钟信号CLK2后续的下一个高电平的窄时钟信号还没出现，所以电容C_T还没有瞬态放电，则第三比较器A3输出的信号S_ON2维持在高电平。

参见图9，下文将以相邻的前一个预设时段T_SET-A和后一个预设时段T_SET-B所发生的反馈电压V_FB或感测电压V_CS或加法器105i的输出信号低于第一参考电压V_REF的情况为例，来阐明在开关频率f过低时，本发明是如何避免变压器T啸叫并引导开关频率f脱离音频区的。其中反馈电压V_FB或感测电压V_CS或加法器105i的输出信号任意之一视为侦测信号DE。在图9和图10中，前一个预设时段T_SET-A内控制信号SQ1时刻产生的时钟信号CLK1具有频率值F，因为该时间段内时钟信号CLK1的高电平窄脉冲的数量可能不止一次，所以频率值F也可能会存在着一个或多个的情况。在图9中，提供的一个时钟产生器113至少包括振荡器113a和分频器113b，振荡器113a产生振荡信号并且输出给分频器113b，而分频器113b则改变振荡信号的频率来提供一个上频率临界值F_H和一个下频率临界值F_L输出给频率比较器114作为参考频率，藉此该频率比较器114可将控制信号SQ1上升沿触发的时钟信号CLK1所具有的频率值F与上频率临界值F_H和该下频率临界值F_L进行比较。计数器115带有加法计算器和减法计数器，并且计数器115的初始计数值可以预先赋值，在某一个频率值F大于上频率临界值F_H时限定计数器115在被赋值的计数初始值的基础上减1，在某一个频率值F低于下频率临界值F_L时限定计数器115在被赋值的计数初始值的基础上加1，至于是执行加运算还是执行减运算全由频率比较器114的比较结果决定，比较结果传递至计数器115，计数器115藉由该结果执行先前定义的运算规则。在预设时段T_SET-A内，按照每一个高电平窄脉冲时钟信号CLK1的所对应的频率值F的大小与参考频率的比对结果，使得计数器115依序要么加1要么减1，而且基于频率值F对应的种类数目(譬如5个不同的频率值)而使计数器115执行的相同数目(譬如计数5次)的计数次数，最终计数器115会产生一个总计数值。此外计数器115还有定义有计数条件，也即给计数器115限定一个上临界计数值和一个下 临界计数值，一旦当总计数值超过上临界计数值时则定义总计数值等于上临界计数值，或者当总计数值低于下临界计数值时则定义总计数值等于下临界计数值。或当总计数值等于上临界计数值或下临界计数值其中之一时，定义总计数值无需改变。

为了方便理解，假定在示范性但非限制性的实施例中，在预设时段T_SET-A内数个高电平窄脉冲时钟信号CLK1对应具有五种不同的频率，也可以认为时钟信号CLK1的频率值F的总数目为五。在这种情况下，计数器115的计数初始值以体现为两位的二进制的码元BIT[00]为例，下临界计数值被定义为两位的二进制的码元BIT[00]，而上临界计数值被定义为两位的二进制的码元BIT[11]。时钟信号CLK1的频率值F的总数目为五时，每个频率值按照出现的时间节点先后跟上频率临界值F_H和该下频率临界值F_L进行比较，由频率比较器114来执行，前后比较得到的结果假定分别是：第一个频率值低于下频率临界值F_L、第二个频率值高于上频率临界值F_H、第三个频率值低于下频率临界值F_L、第四个频率值高于上频率临界值F_H、第五个频率值低于下频率临界值F_L，按照上文定义的计数规则，计数器115对数个高电平窄脉冲时钟信号CLK1的数目计数，计数器115在计数初始值BIT[00]的基础上前后五次执行的计数步骤体现在：第一个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第二个频率值高于上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第三个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第四个频率值高于上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第五个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1，所以计数初始值BIT[00]逢二进一经过依序前后合计五次计数后得到的总计数值是BIT[01]。在另外一个范例中，假定上文提及的计数初始值BIT[00]和下临界计数值BIT[00]和上临界计数值BIT[11]不变，但是五个频率值的范围发生了改变，计数器115在计数初始值BIT[00]的基础上前后五次执行的计数步骤体现在：第一个频率值高于上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第二个频率值高于上频率临界 值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第三个频率值高于上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第四个频率值高于上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第五个频率值高于上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1，在这种情况下总计数值小于下临界计数值BIT[00]，所以被赋值的下临界计数值BIT[00]最终就视为总计数值。在另外一个相反的范例中，假定计数初始值BIT[00]和下临界计数值BIT[00]和上临界计数值BIT[11]不变，但是五个频率值的范围发生了改变，计数器115在计数初始值BIT[00]的基础上前后五次执行的计数步骤体现在：第一个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第二个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第三个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第四个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第五个频率值低于下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1，在这种情况下五次计数后的总计数值大于上临界计数值BIT[11]，所以被赋值的上临界计数值BIT[11]最终就视为总计数值。

参见图9和图10，上文介绍的计数器115对时钟信号CLK1的频率值F的计数发生在上一个预设时段T_SET-A内，而且总计数值最后被计数器115传输和编码/烧录到一个寄存器116中储存。在上一个预设时段T_SET-A内计数频率值F的意义在于，使相邻的下一个预设时段T_SET-A内的导通时间T_ON2相对预设时段T_SET-A内导通时间T_ON1被调整，而实施调整的依据就是频率值F所对应的总计数值。调整导通时间T_ON2的方式参见图9，在图9的导通时间产生器105c中，主要包括一个固定电流源110和两个可选的附加电流源111、112，还包括一个第三开关SW₅₁以及一个电容C_T，电源电压V_DD为固定电流源110和两个附加电流源111、112提供工作电压。其中固定电流源110输出的电流I₀直接输送到C_T的一端节点N_T处而可以持续为电容C_T充电，电容C_T的相对另一端连接到接 地端GND。但是附加电流源111与电容C_T一端的节点N_T之间连接到一个第四开关SW₆₁，第四开关SW₆₁的第一端接收附加电流源111输出的电流I₁而第二端连接到节点N_T，只有第四开关SW₆₁的控制端在接收到高电平而使得该第四开关SW₆₁导通时，附加电流源111输出的电流I₁才会从节点N_T处为电容C_T充电。同理，另一个附加电流源112与电容C_T一端的节点N_T之间连接到另一个第五开关SW₆₂，第五开关SW₆₂的第一端接收附加电流源112输出的电流I₂而第二端连接到节点N_T，只有第五开关SW₆₂的控制端在接收到高电平使得该第五开关SW₆₂导通时，附加电流源112输出的电流I₂才会从节点N_T处为电容C_T充电。电压电流转换器105c-2中的一个第三开关SW₅₁的第一端连接到节点N_T而第二端连接到接地端GND从而使得第三开关SW₅₁与电容C_T是关系并联，第三开关SW₅₁的控制端输入单稳态触发器105b在上一个预设时段T_SET-A内由控制信号SQ1的上升沿来形成的高电平时钟信号CLK1，第三开关SW₅₁被瞬态接通，则电容C_T存储在其一端也即节点N_T处的电荷在第三开关SW₅₁被接通的这个时刻释放掉，所以第三比较器A3的输出端在此时会产生低电平的信号S_ON1。控制信号SQ1的上升沿之后时钟信号CLK1的高电平窄脉冲回落到低电平，固定电流源110开始向电容C_T的节点N_T充电，如果第四开关SW₆₁被接通则附加电流源111和固定电流源110一起向电容C_T的节点N_T充电，如果第五开关SW₆₂被接通则附加电流源112也和固定电流源110一起向电容C_T的节点N_T充电。由单稳态触发器105b产生的时钟信号CKL1触发导通时间产生器105c开始进行导通时间T_ON1的计时，在主开关Q1接通的导通时间T_ON1内第三比较器A3发出的信号S_ON1持续为低电平。一旦电容C_T在导通时段T_ON1内持续充电，在导通时段T_ON1结束后电容C_T的节点N_T处的电压开始比第三参考电压V_P大使得第三比较器A3的输出端产生的信号S_ON1在导通时段T_ON1结束时翻转到关断时段T_OFF1内的高电平，而信号S_ON1又被输入到RS触发器105a的复位端R，所以高电平的信号S_ON1会复位RS触发器105a，让Q输出端产生的控制信号SQ1由导通时段T_ON1内的高电平跌落到关断时段T_OFF1内的低电平，从而关断主开关Q1。如果主开关Q1在第一个开关周期之后侦测电压DE仍然低于第一参考电压V_REF，则主开关Q1将开始执行第二个开关周期，以此 类推，直至预设时段T_SET-A结束时侦测电压DE按照预期的设想要大于第一参考电压V_REF。按照这种开关模式，主开关Q1在导通时段T_ON1内被接通而在关断时段T_OFF1内被关断的动作，在整个预设时段T_SET-A内可以循环多次。

第二控制器105根据上一个预设时段T_SET-A内计数器115的总计数值，来产生下一个预设时段T_SET-B内的控制信号SQ2及其上升沿的时刻的高电平窄脉冲CLK2。这种工作机制体现在：如果上一个预设时段T_SET-A内开关频率f过低导致变压器T进入啸叫的音频区，使得计数器115最终的总计数值因为累加的算法而大于预设的初始计数值，该总计数值被存储在寄存器116中，并且寄存器116所写入的二进制码元被作为控制电子开关也即第四开关SW₆₁和第五开关SW₆₂是否接通的控制信号，一旦开关频率f过低使总计数值大于初始计数值，例如寄存器116写入的总计数值是比特BIT[01]，或写入视为总计数值的上临界计数值BIT[11]，它们比计数初始值码元BIT[00]大。

按照上文介绍的例子，总计数值BIT[01]被作为第四开关SW₆₁和第五开关SW₆₂的控制信号，较高位的0控制第四开关SW₆₁关断，较低位的1控制第五开关SW₆₂接通。或总计数值BIT[11]被作为第四开关SW₆₁和第五开关SW₆₂的控制信号，较高位的1控制第四开关SW₆₁接通，较低位的1控制第五开关SW₆₂接通。值得注意的是，图9中导通时间产生器105c仅仅是展示了模型化的示意图，有些常识性的内容并没有展示，例如本领域的技术人员熟知，寄存器的控制信号数据在某些实施例中需要先行通过译码器译码后再利用一组译码信号来有效接通或关断相应的开关。

在下一个预设时段T_SET-B内发生侦测电压DE低于第一参考电压V_REF时，这个预设时段T_SET-B内的控制信号SQ2的上升沿触发的高电平窄脉冲的时钟信号CLK2一旦让第三开关SW₅₁被瞬态接通，电容C_T存储在节点N_T处的电荷藉由第三开关SW₅₁释放掉，所以第三比较器A3的输出端在此时会产生低电平的信号S_ON2。控制信号SQ2的上升沿之后时钟信号CLK2的高电平窄脉冲回落到低电平，固定电流源110开始向电容C_T的节点N_T充电，如果第四开关SW₆₁被接通则附加电流源111也和固定电流源110一起向电容C_T的节点N_T充电，如果第五开关SW₆₂被接通则附加电流源112也和固定电流源110 一起向电容C_T的节点N_T充电。寄存器116的总计数值BIT[01]控制第四开关SW₆₁关断而控制第五开关SW₆₂接通，所以附加电流源112输出的电流I₂和固定电流源110输出的电流I₀直接输送到电容C_T的一端节点N_T处为电容C_T充电，显然电流之和(I₀+I₂)相对于单纯的电流I₀充电速度更快，所以下一个预设时段T_SET-B内相对于上一个预设时段T_SET-A可以很快就将电容C_T充满，速度更快。相同的道理，寄存器116的总计数值BIT[11]控制第四开关SW₆₁、第五开关SW₆₂接通，所以附加电流源111输出的电流I₁、附加电流源112输出的电流I₂和固定电流源110输出的电流I₀直接输送到电容C_T的一端节点N_T处为电容C_T充电，显然电流之和(I₀+I₁+I₂)相对于单纯的电流I₀充电速度更快，所以下一个预设时段T_SET-B内相对于上一个预设时段T_SET-A可以很快就将电容C_T充满，速度更快。由单稳态触发器105b产生的时钟信号CKL2触发导通时间产生器105c开始进行导通时间T_ON2的计时，在主开关Q1接通的导通时间T_ON2内第三比较器A3发出的信号S_ON2持续为低电平。一旦电容C_T在导通时段T_ON2内持续充电，在导通时段T_ON2结束后电容C_T的节点N_T处的电压开始比第三参考电压V_P大使得第三比较器A3的输出端产生的信号S_ON2在导通时段T_ON2结束时翻转到关断时段T_OFF2内的高电平，而信号S_ON2又被输入到RS触发器105a的复位端R，所以高电平的信号S_ON2会复位RS触发器105a，让其Q输出端产生的控制信号SQ2由导通时段T_ON2内的高电平跌落到关断时段T_OFF2内的低电平，从而关断主开关Q1。如果主开关Q1在第一个开关周期之后侦测电压DE仍然低于第一参考电压V_REF，则主开关Q1将开始执行第二个开关周期，以此类推，直至预设时段T_SET-B结束时侦测电压DE按照预期的设想要大于第一参考电压V_REF。按照这种开关模式，主开关Q1在导通时段T_ON2内被接通而在关断时段T_OFF2内被关断的动作，在整个预设时段T_SET-B内可以循环多次。

毫无疑虑，在预设时段T_SET-A先行不引入额外的电流源111和/或电流源112，但在预设时段T_SET-B内引入了额外的电流源111和/或电流源112，使得预设时段T_SET-B内导通时段T_ON2因为充电电流更大，电容C_T的充电时间速度相对于导通时段T_ON1更快而很快让节点N_T处的电压比第三参考电压V_P大，其结果就是导致后面的导通时段T_ON2小 于导通时段T_ON1。考虑到主开关Q1的开关频率f随着导通时段T_ON增大而减小或随着导通时段T_ON减小而增大，当负载18为轻载或空载，导通时段T_ON1阶段的开关频率f因为过小而让变压器T进入啸叫音频区时，因为后来的导通时段T_ON2变小了，也即适当增加了开关频率f的值，让变压器T脱离啸叫音频区。

实质上导通时段T_ON1和导通时段T_ON2的相对大小关系与计数器115的计数初始值非常相关。假如在示范性但非限制性的实施例中，在预设时段T_SET-A阶段计数器115的计数初始值是BIT[01]或BIT[10]，则第四开关SW₆₁或第五开关SW₆₂其中之一会被接通而另一者被关闭，那么附加电流源111输出的电流I₁或者附加电流源112输出的电流I₂会和固定电流源110的电流I₀一起在导通时段T_ON1阶段为电容C_T充电，合计的总充电电流值是(I₁+I₀)或(I₂+I₀)，以其中的计数初始值是BIT[01]为例，在计数初始值BIT[01]的基础上，按不同频率出现的先后时间顺序前后五次执行的计数步骤为：第一个频率值＞上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第二个频率值＜下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第三个频率值＞上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1、第四个频率值＜下频率临界值F_L时频率比较器114的比较结果触发计数器115的加法计数器有效并加1、第五个频率值＞上频率临界值F_H时频率比较器114的比较结果触发计数器115的减法计数器有效并减1，在这种情况下最终的总计数值为BIT[00]，也就是导通时段T_ON2阶段为电容C_T充电合计的总充电电流值是I₀，所以电容C_T在导通时段T_ON2阶段充电需要的总时间要大于电容C_T在导通时段T_ON1阶段充电的时间，相当于导通时段T_ON2被调整到大于导通时段T_ON1，从而导致开关频率f从预设时段T_SET-A的较大值调整到预设时段T_SET-B的较小值。

综上所述，在图10中的前一个预设时段T_SET-A，次级侧的第二控制器105的控制信号SQ1通过耦合元件106传递到初级侧的第一控制器104，使得第一控制器104产生的第一脉冲信号S₁控制主开关Q1在开关周期中具有导通时间T_ON1。在图10中的后一个预设时段T_SET-B，次级侧的第二控制器105的控制信号SQ2通过耦合元件106传递到初 级侧的第一控制器104，使得第一控制器104产生的第一脉冲信号S₁控制主开关Q1在开关周期中具有导通时间T_ON2。当预设时段T_SET-A内计数器115对控制信号SQ1的上升沿触发的CLK1的频率值F的数目按照计数规则，所计算得到最终的总计数值大于初始计数值时，使得后一个预设时段T_SET-B内的导通时间T_ON2＜导通时间T_ON1。反之亦然，当所计算得到最终的总计数值小于初始计数值时，使得后一个预设时段T_SET-B内的导通时间T_ON2＞导通时间T_ON1。当所计算得到最终的总计数值等于初始计数值时，使得后一个预设时段T_SET-B内的导通时间T_ON2＝导通时间T_ON1。其缘由在于，每经历一次侦测电压DE低于第一参考电压V_REF的事件时，总计数值都会被更新一次，而总计数值中的码元直接决定着开关SW₆₁、SW₆₂的接通与否。也即当下一次发生侦测电压DE低于第一参考电压V_REF的事件时，上一次侦测电压DE低于第一参考电压V_REF的阶段计算出的总计数值决定了下一次发生侦测电压DE低于第一参考电压V_REF的阶段的导通时间。值得注意的是，虽然本发明是以两位码元和两个额外的附加电流源111、112作为范例来解释本发明的发明精神，但是在实际的拓扑当中，计数初始值和上下计数临界值其实并不受两位码元数量的限制，同时附加电流源的数量也不受两个支路这样数量的限制。

在上文披露的内容中，第一和第二控制器104、105之间的数据传输媒介也即本发明涉及到的耦合元件106所采用的脉冲变压器PT的架构非常重要，在下文对应的图11A至图13C中，将会详细介绍脉冲变压器PT的结构。

参见图11A，考虑到电压转换器的整个系统中所有的电子元器件都会表面安装或贴片到PCB电路板上，而在该实施例中将主张利用电路板200作为脉冲变压器PT物理结构的一部分。需要强调的是，图11A中电路板200并不是PCB的全貌，仅仅展示了需要用到的局部区域。在电路板200上以钻孔或刻蚀或激光切割等所有可能的方式，预先制备有相邻的一个第一通孔201和一个第二通孔202，它们贯穿电路板200的厚度。作为可选项而非必须项，还可以在电路板200位于第一通孔201和第二通孔202之间的区域制备一个长条状的缝隙203，该缝隙203也贯穿电路板200的厚度。作为可选项而非必须项，第一通孔201和第二通孔202以缝隙203为中心对称线而分别对称地布置在该缝 隙203的相对两侧。作为可选项而非必须项，第一通孔201和第二通孔202为方形。在电路板200的表面绕着第一通孔201形成有螺旋状线圈202a，例如作为脉冲变压器PT的初级侧绕组，螺旋状线圈202a具有多圈同心的方形状的导电环，该一系列同心方形导电环环绕着第一通孔201，各圈的导电环在电路板200上被设置位于同一平面。螺旋状线圈202a的中心位置和第一通孔201的中心位置大致重合。同样，在电路板200的同一表面绕着第二通孔202形成有另一螺旋状线圈202b，例如作为脉冲变压器PT的次级侧绕组，螺旋状线圈202b具有多圈同心的方形状的导电环，该一系列同心方形导电环环绕着第二通孔202，各圈的导电环在电路板200上被设置位于同一平面。螺旋状线圈202b的中心位置和第二通孔202的中心位置大致重合。螺旋状线圈202a具有一个首端的线头作为同名端及具有相对的另一个尾端的线头作为异名端。同样螺旋状线圈202b具有的一个首端的线头作为同名端及具有相对的另一个尾端的线头作为异名端。螺旋状线圈202a和202b的形貌或结构有多种，例如在电路板200的上表面或者是下表面绕着第一通孔201形成螺旋状的回形浅沟槽，包括由内至外的多个同心方形沟槽，当在这些同心方形沟槽内填充或镶嵌导电材料例如金属铜等，便可形成多圈同心的方形状的导电环来作为螺旋状线圈202a。同样，在电路板200的上表面或者是下表面绕着第二通孔202形成螺旋状的浅沟槽，当在这些同心方形沟槽内填充或镶嵌导电材料时，便可形成多圈同心的方形状的导电环作为螺旋状线圈202b。在其他的各种可选实施例中，螺旋状线圈202a或202b直接就是例如以粘附、沉积、溅射、电镀等方式安装到电路板200的上表面，包括一系列的多圈同心方形金属线圈，例如它们是与电路板200上的其他金属布线或线径TRACE同时由金属材料镀制而成。虽然图中是以方形的螺旋状线圈202a或202b为例，但在未示意的其他实施例中，螺旋状线圈202a或202b的各线圈还可以被设置成一系列同心圆环或各种多边形形状等。虽然图11A仅仅绘制了单层的螺旋状线圈202a或202b，但在其他的可选实施例中，针对螺旋状线圈202a而言，还可以在电路板200内部设置多层未示意出的螺旋状线圈来与顶层或底层的螺旋状线圈202a在垂直于电路板200的方向上对准重合，使不同层次的螺旋状线圈之间相互以面平行的方式设置，此时电路板200内部 的这些额外添加的螺旋状线圈(未示意出)和螺旋状线圈202a一样环绕着第一通孔201布置。同样针对螺旋状线圈202b而言，还可以在电路板200内部设置多层未示意出的螺旋状线圈来与顶层或底层的螺旋状线圈202b在垂直于电路板200的方向上对准重合，使不同层次的螺旋状线圈之间相互以面平行的方式设置，此时电路板200内部的这些额外的螺旋状线圈(未示意出)和螺旋状线圈202b一样环绕着第二通孔202布置。在多层螺旋状线圈架构中，不同层次的螺旋状线圈之间间隔开且它们间层压有属于印刷电路板200的绝缘层而被电绝缘，但任意上下相邻的两个螺旋状线圈须满足一个互连的条件：上一个螺旋状线圈的第二端(或第一端)须和相邻的下一个螺旋状线圈的第一端(或第二端)通过内置于电路板200中的互联线来电性连接，将这些多层螺旋状线圈予以串联起来。例如在多层螺旋状线圈中，顶层或底层的首个螺旋状线圈的第一端(或第二端)作为多个螺旋状线圈串接结构的等效同名端(或异名端)，及底层或顶层的一个末尾的螺旋状线圈的第二端(或第一端)用作多个螺旋状线圈串接结构的等效异名端(或同名端)。

参见图11A，脉冲变压器PT至少包括U形(或说是马鞍形)的磁芯骨架210和包括一个条状的磁芯骨架211，磁芯骨架210包括沿着相同方向平行延伸的侧臂部210a和侧臂部210b，还包括与侧臂部210a、210b基本垂直的中段部分210c，侧臂部210a和210b分别连接在中段部分210c的两侧，实质上侧臂部210a和210b两者与中段部分210c是一体化结构。当U形磁芯骨架210的一个侧臂部210a穿插至第一通孔201内而该U形磁芯骨架210的相对另一个侧臂部210b则对应穿插至第二通孔202内，从而使得磁芯骨架210被安装到电路板200上，并且为了形成闭合的磁路环路，还需要将磁芯骨架211与磁芯骨架210结合起来。在图11B中，磁芯骨架210从电路板200的正面一侧插入，而磁芯骨架210的两个侧臂部210a、210b各自的前端面(或断截面或切割面)在电路板200的相对反面一侧与磁芯骨架211的一个表面紧密贴合在一起，从而构建磁路。值得注意的是，为了避免因为用语或术语的不同而带来理解上的偏差，本文上下文提及的侧臂部的前端面END FACE是相对侧臂部的四周侧面SIDE FACE而言的。磁芯骨架210的一个侧臂部210a的侧面与第一通孔201的侧壁之间预留有缝隙204，同样，磁 芯骨架210的另一个侧臂部210b的侧面与第二通孔202的侧壁之间也预留有缝隙204。在图11B中，鉴于磁芯骨架210和磁芯骨架211是以可分离的形式聚合在一起，如果内置有该脉冲变压器PT的电子设备被震动或者跌落都有可能造成磁芯骨架崩离，较佳的在电路板200上点一些绝缘胶将该两者黏接或固持在电路板200上而不至晃动移位。注意这里的印刷电路板200的主要功效是安装上文的变压器T及集成有第一控制器104的封装芯片和集成有第二控制器105的封装芯片等各个元器件，只不过在PCB电路板200上的某一个角部区域或者某一个贴片元件相对较为稀少的区域来预留一个位置进行穿孔，制备第一通孔201和第二通孔202，从而在这个预留位置安装脉冲变压器PT。其中主开关Q1和同步开关Q2可既可以单独安装到PCB电路板200上，也可以将主开关Q1和第一控制器104集成在一个封装芯片中再安装到PCB电路板200上，和/或将同步开关Q2和第二控制器105集成在一个封装芯片中再安装到PCB电路板200上。

参见图12A，是脉冲变压器PT的另一种结构，仍然包括U形的磁芯骨架210和长方体或正方体状的磁芯骨架211，但是作为替代螺旋状线圈202a和202b的方案，还具有一个第一芯片301和一个第二芯片302。扁平方形状的第一芯片301的相对靠近中心位置处设置有一个贯穿第一芯片301厚度的第一中心孔314，而且第一芯片301还具有至少两个引脚312和313，该引脚312和313用于和电路板200上的焊盘对接焊接，譬如藉由表面贴片技术利用焊锡料进行焊接。扁平方形状的第二芯片302的靠近中心位置处设置有一个贯穿第二芯片302厚度的第二中心孔324，而且第二芯片302还具有至少两个引脚322和323，引脚322和323用于和电路板200上的焊盘对接焊接。此时，电路板200上依然形成有相邻的第一通孔201和第二通孔202。当第一芯片301安装到电路板200上时，它的如方形的第一中心孔314应当与电路板200的方形的第一通孔201对准，当第二芯片302安装到电路板200上时，它的如方形的第二中心孔324应当与电路板200的方形的第二通孔202对准。由于第一中心孔314和第一通孔201交叠所以U形磁芯骨架210的一个侧臂部210a很容易同时穿插过该两者，U形磁芯骨架210的相对另一个侧臂部210b则对应同时穿插过交叠的第二中心孔324和第二通孔202。在图 12B中，将磁芯骨架211与磁芯骨架210结合起来，磁芯骨架210从电路板200的正面一侧插入，而磁芯骨架210的两个侧臂部210a、210b各自的前端面在电路板200的相对反面的另一侧与磁芯骨架211的一个表面精密贴合在一起，从而构建磁路。参见图12B所示，磁芯骨架210的一个侧臂部210a的侧面与第一通孔201、第一中心孔314各自的侧壁之间预留有缝隙204，磁芯骨架210的另一个侧臂部210b的侧面与第二通孔202、第二中心孔324各自的侧壁之间也预留有缝隙204。

参见图12C-1，在图12A的基础上改动了第一芯片301和第二芯片302的关系，在图12A的实施例中第一芯片301和第二芯片302各自都是独立的芯片，它们需要单独地往电路板200上贴片，但在图12C-1的可行实施例中，第一芯片301和第二芯片302连接在一体作为一个整体，可以将第一芯片301和第二芯片302同步贴片安装在电路板200上。在图12C-2的俯视图中，第一芯片301和第二芯片302并排设置，其中第一芯片301的一个角部311a和第二芯片302的一个角部321a之间相互靠近，并且该两者通过一个连接部331连接在一起。第一芯片301的另一个角部311b和第二芯片302的另一个角部321b之间相互靠近，该两者通过连接部332连接在一起。连接部331、332除了布置在芯片的角部外还可移动到第一和第二芯片两者间的缝隙的其他位置，只要保障互连的第一芯片301和第二芯片302基本共面，能够同步安装到电路板200上即可。

参见图12D，是基于图12A所展示的第一芯片301和第二芯片302的透视图。第一芯片301包括螺旋状布线315而第二芯片302包括螺旋状布线325，关于螺旋状布线315和325的形貌在图12E中单独展现。可选的，在图12E中，一个基板317用于承载一个硅衬底316，衬底316也可以单独使用，基板317和衬底316各自的中心位置开设有孔，在衬底316的上表面上绕着它的中心位置的孔布置有螺旋状布线315，螺旋状布线315的中心位置和基板317、衬底316各自的中心位置大致重合，因为螺旋状布线315是导体所以通过衬底316上表面的绝缘层与衬底316绝缘。与衬底316并排设置的另一个衬底326被一个基板327承载着，衬底326可单独使用，基板327和衬底326各自的中心位置开设有孔，在衬底326的上表面上绕着它的中心位置的孔布置有螺旋状布线325， 其中螺旋状布线325的中心位置和基板327、衬底326各自的中心位置大致重合，因为螺旋状布线325是导体所以需要通过衬底326上表面的绝缘介质层与衬底326绝缘。这里的基板317、327有多种选择方式来保障本发明的实施，除了绝缘基板以外还可以采用典型的金属材质的引线框架(Lead-frame)等替代方式。虽然图12E仅仅绘制了单层的螺旋状布线315或325，但在其他的可选实施例中，针对衬底316而言还可以在它之上设置多层未示意出的螺旋状布线来与螺旋状布线315在垂直于衬底316的方向上对准重合，使不同层次的螺旋状布线之间相互以面平行的方式设置，此时衬底316之上的这些额外添加的螺旋状布线(未示意出)和螺旋状布线315一样环绕着第一中心孔314布置。同样针对衬底326而言还可以在它之上设置多层未示意出的螺旋状布线来与螺旋状布线325在垂直于衬底316的方向上对准重合，使不同层次的螺旋状布线之间相互以面平行的方式设置，此时衬底326之上的这些额外添加的螺旋状布线(未示意出)和螺旋状布线315一样环绕着第二中心孔324布置。在多层螺旋状布线的架构中，不同层次的螺旋状布线之间间隔开且它们之间设置有绝缘介质层(例如二氧化硅等)而使得彼此之间被电绝缘，但任意上下相邻的两个螺旋状布线却须满足一个互连的条件：上一个螺旋状布线的第二端(或第一端)须和相邻的下一个螺旋状布线的第一端(或第二端)通过内置于绝缘介质层中的互联线来电性连接，以这种方式将这些多层螺旋状布线予以串联起来。例如在多层螺旋状布线中，位于顶层或底层的首个螺旋状布线的第一端(或第二端)作为多个螺旋状布线串接结构的等效同名端(或异名端)，及位于底层或顶层的一个末尾的螺旋状布线的第二端(或第一端)用作多个螺旋状布线串接结构的等效异名端(或同名端)。

参见图12D和图12A，第一芯片301具有一个塑封体311，第二芯片302具有一个塑封体321。在第一芯片301中，塑封体311将衬底316和它上表面形成的螺旋状布线315包覆在内，如果还设有基板317则其也被塑封体311包覆在内。螺旋状布线315的一端(如同名端)藉由引线键合WIRE BONDING所形成的引线318连接到邻近基板317、衬底316的引脚312上，螺旋状布线315的相对另一端(如异名端)利用引线键合WIRE BONDING所形成的其他引线318连接到邻近基板317、衬底316的引脚313上，同样 引线318也需要被塑封体311包覆在内。引脚312用于承接引线318的部分被塑封体311包覆在内，但是引脚312还有一部分延伸到塑封体311之外以便用于与电路板200上的焊盘对接焊接，同样引脚313用于承接引线318的部分被塑封体311包覆在内，但是引脚313还有一部分延伸到塑封体311之外以便用于与电路板200上的焊盘对接焊接。相类似的，在第二芯片302中，塑封体321将衬底326和它上表面形成的螺旋状布线325包覆在内，如果还设有基板327则它也被塑封体321包覆在内。其中螺旋状布线325的一端(如同名端)藉由引线键合WIRE BONDING所形成的引线328连接到邻近基板327、衬底326的引脚322上，螺旋状布线325的相对另一端(如异名端)利用引线键合WIRE BONDING所形成的其他引线328连接到邻近基板327、衬底326的引脚323上，同样引线328也被塑封体321包覆在内，塑封体例如是由环氧树脂类的材料制备。引脚322和323用于承接引线318的部分被塑封体311包覆在内，但是引脚322和323各自还有一部分延伸到塑封体311之外以便用于与电路板200上的焊盘对接焊接。

参见图12D和图12A，在第一芯片301中，一个方形的第一中心孔314同时贯穿塑封体311、衬底316、基板317(如果被选用)各自的厚度，并且第一中心孔314基本上位于塑封体311、衬底316、基板317各自的中心位置，螺旋状布线315作为脉冲变压器PT的初级侧绕组，它当中的一系列同心方形导电环环绕着第一中心孔314，而且螺旋状布线315的中心位置和第一中心孔314的中心位置基本重合。相对应的，在第二芯片302中，一个方形的第二中心孔324同时贯穿塑封体321、衬底326、基板327(如果被选用)各自的厚度，并且第二中心孔324基本上位于塑封体321、衬底326、基板327各自的中心位置，其中螺旋状布线325作为脉冲变压器PT的次级侧绕组，它当中的一系列同心方形导电环环绕着第二中心孔324，而且螺旋状布线325的中心位置和第二中心孔324的中心位置基本重合。针对图12C-1和图12C-2的实施例，在塑封工序MOLDING步骤中，第一芯片301的塑封体311和第二芯片302的塑封体321同步一体化塑封成型，塑封体311的一个角部311a和塑封体321的一个角部321a相邻、在位置上彼此靠近，并藉由它们之间的连接部331(也是塑封体材料)将两者桥接起来，塑封体311的另一 个角部311b和塑封体321的一个角部321b相邻、在位置上彼此靠近，并藉由它们之间的连接部332(也是塑封体材料)将两者桥接起来。在图12B的实施例中，电路板200上的第一通孔201和第二通孔202间的区域可以制备条状的狭窄缝隙203也可以不制备。在图12A至12E的实施例中，在位置关系上，磁芯骨架210的中段部分210c和磁芯骨架211均与扁平的第一芯片301、第二芯片302各自所在的平面平行，也与电路板200平行，但磁芯骨架210的连接在其中段部分210c两端的侧臂部210a和侧臂部210b均与第一芯片301、第二芯片302各自所在的平面垂直，也与电路板200相垂直。当第一芯片301和第二芯片302被安装到电路板200上时，衬底316和基板317、衬底326和基板327及用于塑封它们的扁平状塑封体311、321均和电路板200相平行。

参见图13A，是脉冲变压器PT的另一种结构，具有一个第一芯片401和一个第二芯片402，第一芯片401包括一个U形或马鞍形的磁芯骨架410，第二芯片402包括一个U形或马鞍形的磁芯骨架420。在第一芯片401中，如图13B所示，磁芯骨架410包括平行延伸的侧臂部410a和侧臂部410c还包括与侧臂部410a、410c基本垂直的中段部分410b，中段部分410b连接在侧臂部410a、410c两者之间。一个第一线圈绕组415缠绕在中段部分410b上，第一线圈绕组415的一端(如同名端)直接以焊接或以其他各种连接方式与引脚412电性连接，第一线圈绕组415的相对另一端(如异名端)直接以焊接或以其他各种连接方式与引脚413电性连接，引脚412、413邻近磁芯骨架410。塑封体411将磁芯骨架410、第一线圈绕组415塑封包覆在内，引脚412用于承接第一线圈绕组415的那一部分被塑封体411包覆在内，但是引脚412还有一部分延伸到塑封体411之外以便用于与电路板200上的焊盘对接焊接，同样引脚413用于承接第一线圈绕组415的那一部分被塑封体411包覆在内，但是引脚413还有一部分延伸到塑封体411之外以便用于与电路板200上的焊盘对接焊接。在第二芯片402中，如图13B所示，磁芯骨架420包括平行延伸的侧臂部420a和侧臂部420c还包括与侧臂部420a、420c基本垂直的中段部分420b，中段部分420b连接在侧臂部420a、420c两者之间。一个第二线圈绕组425缠绕在中段部分420b上，第二线圈绕组425的一端(例如同名端)直 接以焊接或以其他各种连接方式与引脚422电性连接，而第二线圈绕组425的相对另一端(如异名端)直接以焊接或以其他各种连接方式与引脚423电性连接，引脚422、423邻近磁芯骨架420。塑封体421将磁芯骨架420、第二线圈绕组425塑封包覆在内，引脚422用于承接第二线圈绕组425的那一部分被塑封体421包覆在内，但是引脚422还有一部分延伸到塑封体411之外以便用于与电路板200上的焊盘对接焊接，同样引脚423用于承接第二线圈绕组425的那一部分被塑封体421包覆在内，但是引脚423还有一部分延伸到塑封体421之外以便用于与电路板200上的焊盘对接焊接。在图13A至13C的实施例中，在位置关系上，磁芯骨架410的中段部分410b、侧臂部410a、410c共面且和扁平的第一芯片401所在的平面平行，磁芯骨架420的中段部分420b和侧臂部420a、420c共面且和扁平的第二芯片402所在的平面平行。并且当第一芯片401和第二芯片402被并排安装到电路板200上的时候，该磁芯骨架410、磁芯骨架420及对应用于塑封它们的扁平状塑封体411、421均和电路板200相平行。

参见图13A，针对磁芯骨架410和磁芯骨架420，要求磁芯骨架410的侧臂部410a的前端面410a-1从塑封体411的一个侧面411a中裸露出来，该前端面410a-1其实是属于侧臂部410a的与侧臂部410a的长度方向相垂直的一个切割面或断截面，还要求磁芯骨架410的侧臂部410c的前端面410c-1从塑封体411的一个侧面411a中裸露出来，该前端面410c-1其实是属于侧臂部410c的与侧臂部410c的长度方向相垂直的一个切割面或断截面。以及要求磁芯骨架420的侧臂部420a的前端面420a-1从塑封体421的一个侧面421a中裸露出来，该前端面420a-1其实是属于侧臂部420a的与侧臂部420a的长度方向相垂直的一个切割面或断截面，还要求要求磁芯骨架420的侧臂部420c的前端面420c-1从塑封体421的一个侧面421a中裸露出来，该前端面420c-1其实是属于侧臂部420c的与侧臂部420c的长度方向相垂直的一个切割面或断截面。其中还限定使用脉冲变压器PT时塑封体411的侧面411a必须朝向塑封体421的侧面421a，其中限制侧面411a和侧面421a面对面的相向设置是为了让磁芯骨架410的侧臂部410a的前端面410a-1能够和磁芯骨架420的侧臂部420a的前端面420a-1对准，同时还可以让磁 芯骨架410的侧臂部410c的前端面410c-1能够和磁芯骨架420的侧臂部420c的前端面420c-1对准，从而可以沿着磁芯骨架410的侧臂部410a到磁芯骨架420的侧臂部420a，以及沿着从磁芯骨架420的侧臂部420c到磁芯骨架410的侧臂部410c，在两块磁芯骨架410和420之间搭建闭合的磁芯磁路。

参见图13B，是脉冲变压器PT的一种使用方法，将第一芯片401和第二芯片402安装到电路板200上的时候，使第一芯片401和第二芯片402相互靠近，直至第一芯片401的塑封体411的侧面411a触及第二芯片402的塑封体421的一个侧面421a，并且侧面411a和侧面421a无缝隙地贴合在一起。此时磁芯骨架410的侧臂部410a的前端面410a-1和磁芯骨架420的侧臂部420a的前端面420a-1无缝隙地贴合在一起，磁芯骨架410的侧臂部410c的前端面410c-1和磁芯骨架420的侧臂部420c的前端面420c-1无缝隙地贴合在一起。相当于在位置关系上让磁芯骨架410的侧臂部410a和磁芯骨架420的侧臂部420a对接，磁芯骨架410的侧臂部410c和磁芯骨架420的侧臂部420c对接，从而磁芯骨架410和磁芯骨架420可以拼接构成预期的环形磁芯结构。

参见图13C，该实施例与图13B略有差异，图13B限制塑封体411的侧面411a与塑封体421的侧面421a完全无缝紧密贴合，但是在图13C当中，将第一芯片401和第二芯片402并排安装到电路板200上的时候，使第一芯片401和第二芯片402相互靠近，但是塑封体411的侧面411a与塑封体421的侧面421a之间保留一个缝隙430，此时仍然要求直至第一芯片401的塑封体411的侧面411a触及第二芯片402的塑封体421的侧面421a相互面对面的对准，并且磁芯骨架410的侧臂部410a的前端面410a-1和磁芯骨架420的侧臂部420a的前端面420a-1相互面对面的对准，磁芯骨架410的侧臂部410c的前端面410c-1和磁芯骨架420的侧臂部420c的前端面420c-1相互面对面的对准。相当于在位置关系上，让磁芯骨架410的侧臂部410a和磁芯骨架420的侧臂部420a之间以存在缝隙的方式而相互对接，相类似的，磁芯骨架410的侧臂部410c和磁芯骨架420的侧臂部420c之间以存在缝隙的方式而相互对接，从而磁芯骨架410和磁芯骨架420可以拼接构成预期的环形磁芯结构，只不过磁芯骨架410的侧臂部410a和磁芯骨架 420的侧臂部420a之间断开而且在断开的位置形成气隙，以及磁芯骨架410的侧臂部410c和磁芯骨架420的侧臂部420c之间断开而且在断开的位置形成气隙，前端面410a-1和前端面420a-1之间的气隙及前端面410c-1和前端面420c-1之间的气隙用于防止磁饱和。当在脉冲变压器PT的磁芯中留有气隙时，由于空气的导磁率只有例如铁芯导磁率的几千分之一，磁动势几乎都降在气隙上面，因此留有气隙的磁芯其平均导磁率将会大大下降，不单单剩余磁通密度会降低，而且最大磁通密度还可以达到饱和磁通密度，从而使磁通增量增大，变压器磁芯不再容易出现磁饱和。在该实施例中，可选的还在塑封体411的侧面411a与塑封体421的侧面421a之间保留的缝隙430之中填充绝缘材料450，绝缘材料450不仅仅可实现电气隔离，另一方面还可以有效地增强第一芯片401和第二芯片402固持在电路板200上的结合强度。

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。