平面型VDMOS的利记博彩app与流程

本发明涉及半导体芯片制造领域，尤其涉及一种平面型VDMOS的利记博彩app。

背景技术：

平面型垂直双扩散金属氧化物半导体晶体管(VDMOS)兼具双极晶体管和普通MOS器件的优点，被广泛应用于开关电源领域。

在传统的平面型VDMOS制作工艺中，栅氧化层的生成厚度一般在800埃～1200埃之间，经过多晶硅层的光刻和刻蚀工艺之后，栅氧化层的损失大约为100埃，器件源区的表面上至少剩余厚度为700埃的栅氧化层。如果源区注入离子为砷(元素符号As)，那么700埃的氧化层厚度无疑是过厚的，砷离子很难穿透这么厚的氧化层而注入到外延层里面去。因此，在传统的平面型VDMOS工艺中，在源区离子注入前需要对栅氧化层进行刻蚀，保留厚度为200埃～300埃的栅氧化层，以利于源区离子的注入。

但是，这种传统的制作工艺，在进行栅氧化层刻蚀的过程中，会损伤到多晶硅层，使器件的阈值电压发生波动，影响器件的可靠性。

技术实现要素：

本发明提供一种平面型VDMOS的利记博彩app，用以解决传统工艺中，由于多晶硅层在刻蚀工艺中受损，导致的器件阈值电压发生波动，器件可靠性不高的问题。

本发明提供的平面型VDMOS的利记博彩app，包括：

在基底的表面上依次生长栅氧化层和多晶硅层，并通过光刻和刻蚀工艺对所述多晶硅层进行刻蚀，形成体区窗口；

在多晶硅层表面上的光刻胶的阻挡下，通过刻蚀工艺，对所述栅氧化层进行刻蚀，保留一层薄栅氧化层，去除光刻胶；

完成体区离子的注入和驱入，形成位于所述栅氧化层下方的体区；

定义源区，并通过源区离子的注入，形成源区，所述源区位于所述多晶硅层两侧边缘的下方，包含于所述体区；

生长介质层，并在器件的表面上形成正面金属层；

制作器件的背面金属层。

本发明提供的平面型VDMOS的利记博彩app，通过将栅氧化层的刻蚀工艺放置在多晶硅层刻蚀工艺之后，即在对多晶硅层进行刻蚀，形成体区窗口之后，即对栅氧化层进行刻蚀，形成适于体区离子注入的薄栅氧化层，再通过体区和源区的制作工艺以及后续的其它工艺完成器件的制作。避免了在栅氧化层刻蚀过程中对多晶硅层造成的不可修复的损伤，以及由于多晶硅层损伤，导致的器件阈值电压不稳定的问题，从而提高了器件的可靠性。

附图说明

图1为本发明一实施例提供的平面型VDMOS利记博彩app的流程示意图；

图2为图1中步骤101的实现方式流程示意图；

图3为执行图1中步骤101后的器件结构示意图；

图4为执行图1中步骤102后的器件结构示意图；

图5为执行图1中步骤103后的器件结构示意图；

图6为执行图1中步骤104后的器件结构示意图；

图7为图1中步骤105的实现方式流程示意图；

图8为执行图1中步骤106后的器件结构示意图。

附图标记：

1-N型浓衬底 2-N型外延层 3-栅氧化层

4-多晶硅层 5-体区 6-源区

7-光刻胶 8-介质层 9-正面金属层

10-背面金属层 11-体区窗口

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了叙述简洁，本领域技术人员应了解：以下实施例将对本发明的核心技术方案进行描述，凡是涉及现有工艺的部分将不予具体说明。

图1为本发明一实施例提供的平面型VDMOS利记博彩app的流程示意图，如图1所示，本实施例提供的平面型VDMOS利记博彩app包括：

步骤101、在基底的表面上依次生长栅氧化层3和多晶硅层4，并通过光刻和刻蚀工艺对所述多晶硅层4进行刻蚀，形成体区窗口11；

具体的，图2为图1中步骤101的实现方式流程示意图，如图2所示，步骤101可以通过以下方式实现：

步骤1011、在基底的表面上生长栅氧化层3；

具体的，通过栅氧化层制作工艺在基底的表面上生长一层厚度为800埃～1200埃的栅氧化层3，其中，优选的，所述基底可以为包含N型浓衬底1和N型外延层2的基底。所述在基底的表面上生长栅氧化层3，即为在基底的N型外延层2上进行栅氧化层的生长。

步骤1012、在所述栅氧化层3的表面上生长多晶硅层4；

步骤1013、分别在所述多晶硅层4表面上的两个相离的区域上涂布光刻胶7，并在所述光刻胶7的阻挡下，对所述多晶硅层4进行刻蚀，直至露出所述栅氧化层3为止，形成如图3所示的体区窗口11，图3为执行图1中步骤101后的器件结构示意图。

步骤102、在多晶硅层表面上的光刻胶7的阻挡下，通过刻蚀工艺，对所述栅氧化层3进行刻蚀，保留一层薄栅氧化层，去除光刻胶7；

优选的，在光刻胶7的阻挡下，通过干法刻蚀工艺对栅氧化层3进行刻蚀，保留厚度为200埃～300埃的栅氧化层，并去除光刻胶7，形成如图4所示的器件结构，图4为执行图1中步骤102后的器件结构示意图。

在本步骤中，由于多晶硅层的表面上覆盖有光刻胶7，因此，在采用干法刻蚀工艺对栅氧化层进行刻蚀时，多晶硅层4的上表面在光刻胶7的保护 下将不会受到损伤，而多晶硅层的两侧由于没有受到光刻胶的保护，将会受到损伤。

步骤103、完成体区离子的注入和驱入，形成位于所述栅氧化层3下方的体区5；

具体的，在多晶硅层4的阻挡下，将P型离子作为体区离子对体区所在的区域进行离子注入和驱入，其中，优选的，所述P型离子可以是硼离子，即以硼离子为体区离子，并在注入剂量为1.0×10¹³～1.0×10¹⁵个/cm²,注入能量为60KEV～100KEV的条件下，对体区所在的区域进行离子注入，并在驱入温度为900～1200度，驱入时间为50～200min的条件下对硼离子进行驱入，形成如图5所示的体区5，图5为执行图1中步骤103后的器件结构示意图。

在这里需要说明的是：由于在本实施例中剩余的栅氧化层的厚度只有200埃～300埃，因此，在进行体区离子注入时，只需比传统工艺小20KEV～40KEV的注入能量，即可达到与传统工艺相同的注入深度。

在这里还要说明的是：本实施例在进行体区离子驱入的同时，还需要通入氮气和氧气，其中，氮气的流量以每分钟8～12升为佳，氧气的流量以每分钟0.04～0.2升为佳。

在本步骤中，由于多晶硅层两侧受损部分的硅原子与通入的氧气会发生反应生成二氧化硅，因此，多晶硅层的受损部分在本步骤中会得到修复。

步骤104、定义源区，并通过源区离子的注入，形成源区6，所述源区6位于所述多晶硅层两侧边缘的下方，包含于所述体区5；

具体的，步骤104可以通过如下方式实现：

通过在栅氧化层3的表面上涂布光刻胶，并在光刻胶和多晶硅层4的阻挡下进行源区离子注入，形成如图6所示的源区6，并去除光刻胶。其中，图6为执行图1中步骤104后的器件结构示意图。

进一步的，源区离子优选为砷离子，砷离子的注入剂量优选为1.0×10¹⁵～1.0×10¹⁶个/cm²，注入能量优选为50KEV～120KEV。

步骤105、生长介质层8，并在器件的表面上形成正面金属层9；

具体的，如图7所示，步骤105可以通过以下方式实现：

步骤1051、通过淀积的方式在器件的表面上形成，表面高度高于所述多晶硅层表面高度的介质层8；

步骤1052、对所述体区窗口11内的介质层进行刻蚀，直至露出所述基底的表面为止，形成接触孔，所述接触孔的宽度小于所述体区窗口11的宽度；

步骤1053、通过淀积的方式在器件的表面上形成，表面高度高于所述介质层表面高度的金属层9，其中，优选的，所述金属层9为铝硅铜合金。

在这里需要说明的是：在形成金属层9之后，还要通过光刻和刻蚀的方法，对金属层9进行刻蚀，形成压焊点，此与现有技术类似，在这里不作图例解释。

步骤106、制作器件的背面金属层10。

具体的，步骤106的具体制作工艺与现有技术类似，在这里不再赘述。

经过步骤106后形成的器件结构如图8所示。

本实施例提供的平面型VDMOS的利记博彩app，通过将栅氧化层的刻蚀工艺放置在多晶硅层刻蚀工艺之后，即在对多晶硅层进行刻蚀，形成体区窗口之后，即对栅氧化层进行刻蚀，形成适于体区离子注入的薄栅氧化层，再通过体区和源区的制作工艺以及后续的其它工艺完成器件的制作。避免了在栅氧化层刻蚀过程中对多晶硅层造成的不可修复的损伤，以及由于多晶硅层损伤，导致的器件阈值电压不稳定的问题，从而提高了器件的可靠性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。