准绝缘体上硅场效应晶体管器件的利记博彩app与流程

本发明涉及半导体技术领域，尤其涉及一种准绝缘体上硅(SOI)场效应晶体管器件的利记博彩app。

背景技术：

准SOI场效应晶体管，结合了场效应晶体管与SOI两者的优势，采用氧化层隔绝场效应晶体管的源漏区与半导体衬底，实现了两者之间绝缘，避免了源漏区的载流子与半导体衬底内的载流子复合；此外，场效应晶体管的沟道仍由半导体衬底充当，起到了方便场效应晶体管的热量通过半导体衬底散发出去的作用。

基于上述好处，近年来，准SOI场效应晶体管越来越多使用在集成电路中。在使用过程中，为对准SOI场效应晶体管的体区施压，或将体区的信号引出，需在体区制作电极。

本发明提供一种准SOI场效应晶体管与体区电极制作工艺兼容的准绝缘体上硅场效应晶体管器件的利记博彩app。

技术实现要素：

本发明实现的目的是使得准SOI场效应晶体管与体区电极制作工艺兼容。

为实现上述目的，本发明提供一种准绝缘体上硅场效应晶体管器件的利记博彩app，包括：

提供半导体衬底，所述半导体衬底具有若干有源区，所述有源区包括：用于形成准绝缘体上硅场效应晶体管的第一区域，与用于形成所述准绝缘体上硅场效应晶体管的体区电极的第二区域，所述第一区域与第二区域采用浅沟槽隔离结构隔开；

在所述第一区域上形成栅极结构，在所述栅极结构两侧的第一区域内形成轻掺杂区以及在所述栅极结构侧壁形成侧墙；

以所述侧墙为掩膜，对所述第一区域与第二区域进行第一干法刻蚀，保留所述侧墙下的轻掺杂区并至少去除其它区域的轻掺杂区以形成凹槽；

在所述凹槽内、浅沟槽隔离结构表面、侧墙以及栅极结构顶表面形成硬掩膜层，遮盖所述第二区域的硬掩膜层，回蚀所述第一区域的硬掩膜层以仅保留侧墙上的硬掩膜层以及侧墙下的轻掺杂区侧壁上的硬掩膜层；

以所述第二区域上的硬掩膜层以及第一区域保留的硬掩膜层为掩膜，对所述第一区域进行第二干法刻蚀，以加大第一区域凹槽的深度；

在第一区域的凹槽表面形成氧化层；

去除所述第一区域与第二区域的硬掩膜层，在所述第一区域与第二区域上沉积多晶硅，回蚀所述多晶硅，第一区域保留的多晶硅用于形成准绝缘体上硅场效应晶体管的源漏重掺杂区，第二区域保留的多晶硅至少部分用于形成所述准绝缘体上硅场效应晶体管的体区电极；

去除浅沟槽隔离结构顶部的部分多晶硅，至少使得第一区域与第二区域所保留的的多晶硅绝缘；

分别对所述第一区域的多晶硅与第二区域的至少部分多晶硅进行离子注入重掺杂以对应形成场效应晶体管的源漏重掺杂区与体区电极。

可选地，所述有源区为P型，对所述第二区域的多晶硅进行离子注入重掺杂时注入的离子为P型，对所述第一区域的多晶硅进行离子注入重掺杂时注入的离子为N型；或所述有源区为N型，对所述第二区域的多晶硅进行离子注入重掺杂时注入的离子为N型，对所述第一区域的多晶硅进行离子注入重掺杂时注入的离子为P型。

可选地，所述栅极结构侧壁的侧墙包括第一侧墙与第二侧墙，其中，所述轻掺杂区位于所述第二侧墙下。

可选地，所述第一侧墙材质为氮化硅，所述第二侧墙材质为二氧化硅。

可选地，所述第一区域的轻掺杂区以及栅极结构侧壁的侧墙的形成方法为：

在所述栅极结构侧壁、顶部、栅极结构两侧的第一区域、第二区域以及 浅沟槽隔离结构上沉积第一侧墙材料层，回蚀所述第一侧墙材料层，以形成第一侧墙，以所述第一侧墙为掩膜对所述第一区域与第二区域进行离子注入以形成轻掺杂区；

之后在所述第一侧墙、栅极结构顶部、栅极结构两侧的第一区域、第二区域以及浅沟槽隔离结构上沉积第二侧墙材料层，回蚀所述第二侧墙材料层，以形成第二侧墙。

可选地，所述栅极结构顶部具有保护层。

可选地，所述保护层的材质为二氧化硅。

可选地，所述硬掩膜层的材质为氮化硅，所述硬掩膜层采用热磷酸去除。

可选地，回蚀所述第一区域的硬掩膜层时，所述第二区域的硬掩膜层采用图形化的光刻胶层遮盖。

可选地，第一区域的凹槽表面的氧化层通过热氧化法形成。

可选地，所述热氧化法的温度范围为600℃～800℃。

可选地，回蚀第一区域与第二区域上沉积的多晶硅前，先化学机械研磨所述多晶硅至所述栅极结构的顶部暴露出，之后再进行回蚀工序。

可选地，所述第一干法刻蚀形成的凹槽与所述轻掺杂区的深度齐平。

可选地，所述第一干法刻蚀形成的凹槽的深度范围为10nm～50nm。

可选地，所述第二干法刻蚀形成的凹槽的深度范围为80nm～250nm。

可选地，浅沟槽隔离结构顶部的部分多晶硅采用干法刻蚀实现去除。

与现有技术相比，本发明的技术方案具有以下优点：1)对于准SOI场效应晶体管来说，其源漏重掺杂区采用掺杂多晶硅充当，源漏轻掺杂区采用离子注入后的半导体衬底充当，沟道由导体衬底体区充当，使得源漏轻掺杂区与沟道之间无错位现象，避免了沟道中载流子在错位处复合。2)对于集成了体区电极的准SOI MOS器件来说，源漏重掺杂区与体区电极的制作工艺兼容，上述兼容包括：a)有源区第一区域与第二区域的凹槽制作工艺兼容，与b)第一区域与第二区域的凹槽在填充多晶硅时可以同时进行，其中，第一区域 的凹槽填充掺杂多晶硅后形成准SOI场效应晶体管的重掺杂源漏区，第二区域的凹槽填充掺杂多晶硅后形成体区电极，该电极与位于第一区域的准SOI场效应晶体管的体区电连接。具体地，对于a)，在第一区域，为形成凹槽，需对半导体衬底进行干法刻蚀，同时，为形成由半导体衬底充当的源漏轻掺杂区，需先以栅极结构为掩膜，对半导体衬底进行轻掺杂，后在栅极结构两侧形成侧墙，以该侧墙为掩膜进行第一干法刻蚀，形成一深度至少与该轻掺杂深度齐平的凹槽；上述对第一区域进行离子注入轻掺杂以及第一干法刻蚀形成凹槽过程中，对第二区域也进行了离子注入轻掺杂以及干法刻蚀形成凹槽；有源区第一区域与第二区域之间采用浅沟槽隔离结构隔开，均为半导体衬底内的一阱区，上述第一区域与第二区域同时进行离子注入以及干法刻蚀，避免了采用掩膜板制程，较少了工序。对于b)，为达到源漏重掺杂区的填充量要求，需对栅极结构两侧的第一区域进行第二干法刻蚀以加深凹槽深度，上述第二干法刻蚀过程中，为保护保留的轻掺杂区侧壁，在上述侧壁上形成硬掩膜层；同时，为满足第二区域中，电极所需的掺杂多晶硅填充量要求，该第二干法刻蚀不再对第二区域的半导体衬底进行，为实现上述要求，第二区域在第二干法刻蚀过程中，其上覆盖有硬掩膜层；之后在加深后的凹槽表面形成氧化层，并同时在第一区域与第二区域的凹槽内填入多晶硅，并分别进行对应类型离子掺杂，以在形成晶体管的源漏重掺杂区同时形成了与晶体管体区电连接的电极。

可选方案中，第一区域的凹槽表面的氧化层通过热氧化法形成，上述方案的好处在于：对于第一区域的轻掺杂区，其侧壁由硬掩膜层保护，对于第二区域的半导体衬底，其表面由也由硬掩膜层保护，此时进行炉管工艺热氧化，仅在第一区域的凹槽表面形成该氧化层，工序简单。

附图说明

图1至图9是本发明一实施例中的准绝缘体上硅场效应晶体管器件在不同制作阶段的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细的说明。

图1至图9是本发明一实施例中的准绝缘体上硅场效应晶体管器件在不同制作阶段的结构示意图。以下结合图1至图9所示，详细介绍该器件的利记博彩app。

首先，参照图1所示，提供半导体衬底1，半导体衬底1具有若干有源区10，该有源区10包括：用于形成准绝缘体上硅场效应晶体管的第一区域Ⅰ，与用于形成该准绝缘体上硅场效应晶体管的体区电极的第二区域Ⅱ，第一区域Ⅰ与第二区域Ⅱ采用浅沟槽隔离结构101隔开。

参照图1所示，本实施例中的准SOI场效应晶体管为N沟道型，即源漏区、沟道都形成在P型阱区有源区10内。

半导体衬底1的材质例如为硅、锗、绝缘体上硅(SOI)等。

接着，仍参照图1所示，在第一区域Ⅰ上形成栅极结构11，在栅极结构11两侧的第一区域Ⅰ内形成轻掺杂区14，以及在栅极结构11侧壁形成侧墙12。

该栅极结构11包括：自下而上依次堆叠于半导体衬底1表面的栅极氧化层111与栅极112。

此外，为防止后续形成凹槽的刻蚀过程对栅极112造成损伤，栅极112上覆盖有保护层13。该保护层13的材质例如为二氧化硅。其它实施例中，该保护层13的材质也可以为氮化硅、氮氧化硅等。

侧墙12包括：由内而外的第一侧墙121与第二侧墙122。

可以看出，轻掺杂区14，也为浅掺杂区，仅形成在第二侧墙122下。

一个实施例中，轻掺杂区14、侧墙12的形成工序为：在栅极结构11以及保护层13侧壁、顶部、栅极结构11两侧的第一区域Ⅰ、第二区域Ⅱ以及浅沟槽隔离结构101上沉积第一侧墙材料层(未图示)，回蚀该第一侧墙材料层，以形成第一侧墙121；以第一侧墙121为掩膜对第一区域Ⅰ与第二区域Ⅱ进行低浓度、低能量离子注入以形成轻掺杂区14(LDD)；

之后在第一侧墙121、保护层13上表面、栅极结构11两侧的第一区域Ⅰ、 第二区域Ⅱ以及浅沟槽隔离结构101上沉积第二侧墙材料层(未图示)，回蚀第二侧墙材料层，以形成第二侧墙122。

上述第一侧墙121与第二侧墙122形成过程中采用的回蚀(Etch Back)即无掩膜板刻蚀。形成轻掺杂区14中采用的低浓度、低能量离子注入参照现有场效应晶体管轻掺杂区中的剂量及能量。本实施例中，轻掺杂区14注入的离子为N型离子。

在具体实施过程中，栅极氧化层111例如采用TEOS化学气相沉积法生成，栅极112的材质例如为掺杂多晶硅，保护层13的材质为二氧化硅，第一侧墙121材质为氮化硅，第二侧墙122材质为二氧化硅。在其它实施例中，上述各结构的材质也可以采用现有场效应晶体管中对应各结构的材质。

其它实施例中，也可以省略保护层13与第一侧墙121。

接着，参照图2所示，以侧墙12为掩膜，对第一区域Ⅰ与第二区域Ⅱ进行第一干法刻蚀，保留第二侧墙122下的轻掺杂区14并去除其它区域的轻掺杂区14以形成凹槽15。

本次干法刻蚀中，不采用图形化的掩膜层，即不采用掩膜板，避免了光刻、显影工序，节省了工序、降低了制作成本。

上述第一干法刻蚀过程中，1)对于第一区域Ⅰ：a)形成了一具有某一深度的凹槽15，该深度例如为10nm～50nm，该凹槽15可以用于填充掺杂多晶硅，以形成源漏重掺杂区，b)保留了采用半导体衬底1，例如单晶硅形成的轻掺杂区14，由于场效应晶体管的沟道(未标示)也由该半导体衬底1充当，这使得源漏轻掺杂区14与沟道之间无错位现象，避免了沟道中载流子在错位处复合。2)对于第二区域Ⅱ，也形成了一凹槽15，该凹槽15填充掺杂多晶硅后，可以形成电连接场效应晶体管体区的电极。即上述第一干法刻蚀兼容了场效应晶体管源漏重掺杂区与体区电极的制作，提高了制作效率。

需要说明的是，图2所示中，凹槽15的深度与轻掺杂区14的深度齐平，其它实施例中，第一干法刻蚀也可以通过时间控制，使得凹槽15深度大于轻掺杂区14的深度。

第一干法刻蚀的气体及工艺参数参照现有技术中的干法刻蚀参数，例如 对于单晶硅衬底，采用含氟气体，CF₄、C₃F₈等刻蚀气体。

之后，参照图3所示，在凹槽15内、浅沟槽隔离结构101表面、侧墙12以及保护层13上表面形成硬掩膜层16，遮盖第二区域Ⅱ的硬掩膜层16，回蚀第一区域Ⅰ的硬掩膜层16以仅保留第二侧墙122上的硬掩膜层16以及第二侧墙122下的轻掺杂区14侧壁上的硬掩膜层16。

一个实施例中，本步骤回蚀过程中，第二区域Ⅱ的硬掩膜层16采用图形化的光刻胶17遮盖。上述图形化的光刻胶17采用光刻、显影工艺形成。

对于第二区域Ⅱ，第一干法刻蚀形成的凹槽15深度满足：在该凹槽15内填入掺杂多晶硅后，符合体区电极的需求。

回蚀完毕后，残留的光刻胶采用灰化法去除。

本步骤执行完毕后，形成的结构如图4所示。

之后，参照图4与图5所示，以第二区域Ⅱ上的硬掩膜层16以及第一区域Ⅰ保留的硬掩膜层16为掩膜，对第一区域Ⅰ进行第二干法刻蚀，以加大第一区域Ⅰ凹槽15的深度。

在具体实施过程中，第二干法刻蚀加大的深度例如为70nm～200nm，即本步骤执行完毕后，第一区域Ⅰ形成的凹槽15’深度为80nm～250nm。

对于第一区域Ⅰ，第二干法刻蚀与第一干法刻蚀共同形成的凹槽15’深度满足：在其内填入掺杂多晶硅后，符合场效应晶体管源漏重掺杂区的需求。

第二干法刻蚀的刻蚀气体及工艺参数参照第一干法刻蚀。

接着，参照图6所示，在第一区域Ⅰ的凹槽15’表面形成氧化层18。

一个实施例中，上述氧化层18采用热氧化法生成。热氧化法，即炉管工艺，其好处在于：第一区域Ⅰ与第二区域Ⅱ可能被氧化的半导体衬底1除了凹槽15’的表面暴露出来，其它区域都被硬掩膜层16覆盖，因而通入氧气，就能以简单的方法形成上述氧化层18。其它实施例中，上述氧化层18也可以采用化学气相沉积后干法刻蚀实现。相对于后者，热氧化法工序简单。

一个实施例中，热氧化的温度范围为600℃～800℃，以降低器件形成过程中的热预算。

之后，参照图7所示，去除第一区域Ⅰ与第二区域Ⅱ的硬掩膜层16，在第一区域Ⅰ与第二区域Ⅱ上沉积多晶硅19，回蚀该多晶硅19，第一区域Ⅰ保留的多晶硅19用于形成准绝缘体上硅场效应晶体管的源漏重掺杂区21，第二区域Ⅱ保留的多晶硅19至少部分用于形成该准绝缘体上硅场效应晶体管的体区电极22(参见图9所示)。

在具体实施过程中，若硬掩膜层16材质为氮化硅，则采用热磷酸去除。此外，在沉积多晶硅19时，多晶硅19的量可以较大，将栅极结构11埋在多晶硅19内。之后，先化学机械研磨多晶硅19至栅极结构11顶部的保护层13暴露出，之后再进行回蚀工序。

回蚀保留的多晶硅19需满足场效应晶体管的源漏重掺杂区21与体区电极22所需的量要求，一般稍高于浅沟槽隔离结构101的顶部。

本步骤多晶硅19的填充兼容了场效应晶体管源漏重掺杂区21与体区电极22的制作。

之后，参照图8所示，干法刻蚀去除浅沟槽隔离结构101顶部的部分多晶硅19，至少使得第一区域Ⅰ与第二区域Ⅱ所保留的多晶硅19绝缘。

在具体实施过程中，本步骤干法刻蚀形成的可以为一沟槽20。该沟槽20的宽度根据需要设定。

干法刻蚀采用的掩膜可以为图形化的光刻胶层。

接着，参照图9所示，分别对所述第一区域Ⅰ与第二区域Ⅱ的多晶硅19进行离子注入重掺杂以对应形成场效应晶体管的源漏重掺杂区21与体区电极22。

具体地，可以先采用图形化光刻胶遮盖第一区域Ⅰ，对第二区域Ⅱ的多晶硅19进行P型离子重掺杂，以形成电连接场效应晶体管体区的电极22；去除光刻胶后，例如采用灰化法，采用图形化光刻胶遮盖第二区域Ⅱ，对第一区域Ⅰ的多晶硅19进行N型离子重掺杂，以形成场效应晶体管的源漏重掺杂区21。也可以调换先后顺序，即先形成源漏重掺杂区21，后形成体区电极22。

需要说明的是，图9中，对第二区域Ⅱ的全部多晶硅19都进行了离子注 入重掺杂，其它实施例中，也可以对第二区域Ⅱ中某块区域的多晶硅19进行离子注入重掺杂以形成体区电极22，即由第二区域Ⅱ的部分多晶硅19充当电极。

其它实施例中，也可以采用上述利记博彩app制作P沟道型准SOI场效应晶体管器件。相应地，有源区为N型阱，轻掺杂区14为P型离子注入，源漏重掺杂区21为P型离子重掺杂，体区电极22为N型离子重掺杂。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。