电阻式存储装置及其操作方法
【专利说明】电阻式存储装置及其操作方法
[0001]本申请要求于2014年11月26日在韩国知识产权局提交的第10-2014-0166627号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
[0002]发明构思的实施例涉及一种存储装置，尤其涉及一种电阻式存储装置以及一种操作电阻式存储装置的方法。
【背景技术】
[0003]随着对高容量和低功耗存储装置的需求的增长，正在进行对诸如不需要刷新操作的非易失性存储装置的下一代存储装置的研究。这些下一代存储装置需要具有像动态随机存取存储器(DRAM)那样的高集成特性，具有像闪存那样的非易失性特性，并且具有像静态RAM(SRAM)那样的高速度。相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)和电阻式RAM(RRAM)已经作为一些下一代存储装置而备受瞩目。
【发明内容】
[0004]发明构思的实施例提供一种能够提高耐久性并且降低功耗的电阻式存储装置以及一种操作电阻式存储装置的方法。
[0005]根据发明构思的一个方面，提供一种包括存储单元阵列和解码器的存储装置。存储单元阵列包括分别布置在多条第一信号线与多条第二信号线交叉的区域中的多个存储单元。解码器包括分别与所述多条第一信号线连接的多个行选择开关单元。每个行选择开关单元选择性地响应于第一开关信号和第二开关信号将偏置电压施加到与每个行选择开关单元对应的第一信号线，第一开关信号和第二开关信号的电压电平在激活状态下彼此不同。
[0006]根据发明构思的另一个方面，提供一种包括存储单元阵列和开关块的存储装置。存储单元阵列包括第一区域和第二区域，第一区域包括至少一个选择的存储单元，第二区域包括未选择的存储单元。开关块响应于第一电压的第一开关信号将选择电压或抑制电压施加到第一区域中的第一信号线，并且响应于第二电压的第二开关信号将抑制电压施加到第二区域中的第一信号线。
[0007]根据发明构思的一个方面，提供一种操作存储装置的方法，所述存储装置包括分别布置在多条第一信号线与多条第二信号线彼此交叉的区域中的多个存储单元，并且所述多条第一信号线中的每条连接到用于提供偏置电压的至少两个第一导电型晶体管开关。所述方法包括:将第一电压施加到与至少一条第一信号线连接的所述至少两个第一导电型晶体管开关中的一个，使得选择电压被施加到所述多条第一信号线之中的所述至少一条第一信号线；以及将具有与第一电压的电压电平不同的电压电平的第二电压施加到所述至少两个第一导电型晶体管开关中的另一个，使得抑制电压被提供给所述至少一条第一信号线。
[0008]根据发明构思的一个方面，提供一种操作存储装置的方法，所述存储装置包括布置在存储单元阵列的区域中使得多条第一信号线与多条第二信号线交叉的多个存储单元，所述多条第一信号线连接到相应的开关单元，每个开关单元包括为了执行写入或读取操作而将偏置电压提供给所述多个存储单元的多个晶体管开关。所述方法包括:确定存储装置的操作模式；基于确定的操作模式生成第一电压和第二电压，第一电压和第二电压分别为激活状态下两个开关信号的电压；将第一电压施加到与第一区域中的所述多条第一信号线的被选择的第一信号线连接的第一开关单元，以将选择电压提供给被选择的第一信号线，并将第一电压施加到与第一区域中的未选择的第一信号线连接的另一个开关单元，以将抑制电压提供给未选择的第一信号线；将第二电压施加到与除了第一区域之外的区域中的未选择的第一信号线连接的除了第一开关单元之外的开关单元，以将抑制电压提供给未选择的第一信号线；以及根据操作模式对与被选择的第一信号线连接的存储单元执行写入操作或读取操作。
【附图说明】
[0009]根据以下结合附图进行的描述，发明构思的示例性实施例将被更清楚地理解，在附图中:
[0010]图1是根据发明构思的示例性实施例的包括电阻式存储装置的存储系统的框图；
[0011]图2是图1的存储装置的示例的框图；
[0012]图3是图2的存储单元阵列的详细电路图；
[0013]图4是图3的存储单元中包括的可变电阻器装置的示例的图；
[0014]图5A至图5C是示出图3的存储单元的变型示例的电路图；
[0015]图6A和图6B是存储单元的电阻分布的曲线图；
[0016]图7是存储单元的伏安特性曲线的曲线图；
[0017]图8A是根据发明构思的示例性实施例的行解码器的电路图；
[0018]图SB是示出图8A的行解码器的开关信号的波形的曲线图；
[0019]图9A和图9B是示出当对存储装置执行设定写入操作时的行解码器的操作的图；
[0020]图10是示出当对存储装置执行重置写入操作时的行解码器的操作的图；
[0021]图11是示出当对存储装置执行读取操作时的行解码器的操作的图；
[0022]图12和图13是示出根据示例性实施例的行选择开关单元的变型示例的图；
[0023]图14是根据示例性实施例的行解码块的电路图；
[0024]图15是根据示例性实施例的电压选择器的电路图；
[0025]图16是根据示例性实施例的电压生成器的框图；
[0026]图17A是图16的电荷栗的电路图；
[0027]图17B是对图17A的电荷栗施加的栗浦信号的波形图；
[0028]图18是图16的电压选择器的电路图；
[0029]图19是示出根据示例性实施例的电压生成器的变型示例的框图；
[0030]图20是图19的电压调整器的电路图；
[0031]图21是示出根据示例性实施例的行解码器和列解码器的区块和布置的配置的图；
[0032]图22是根据示例性实施例的操作存储装置的方法的流程图；
[0033]图23是根据另一个示例性实施例的操作存储装置的方法的流程图；
[0034]图24是根据发明构思的示例性实施例的包括电阻式存储装置的存储系统的示意性框图；
[0035]图25是应用了根据发明构思的示例性实施例的存储系统的存储卡系统的框图；
[0036]图26是根据发明构思的示例性实施例的电阻式存储模块的图；
[0037]图27是应用了根据发明构思的示例性实施例的存储系统的固态硬盘(SSD)系统的框图；
[0038]图28是根据发明构思的示例性实施例的包括存储系统的计算系统的框图。
【具体实施方式】
[0039]将参照以下描述和附图更充分地描述实施例。然而，发明构思可以以各种不同的形式实现，并且不应被解释为对所示实施例的限制。而是，提供这些实施例作为示例，使得本公开将是彻底的和完整的，并将发明构思的主旨充分传达给本领域普通技术人员。因此，发明构思的实施例可以包括与本发明构思相关的构思和技术范围之内包括的所有修改、等同物或替代物。针对一些实施例，可以不描述已知的处理、元件和技术。除非另外说明，否则贯穿附图和书面说明的始终，相同的附图标记表示相同的元件，因此可以不重复描述。在附图中，为了清晰起见，可夸大结构的尺寸。
[0040]此外，这里阐述的所有示例和条件性语言将被解释为不限于如此特定叙述的示例和条件。贯穿说明书的始终，除非有与其相反的具体说明，否则单数形式可以包括复数形式。此外，使用诸如“包含”或“包括”的术语来说明存在陈述的形式、数量、处理、操作、组件和/或它们的组，但是不排除存在一个或多个其他陈述的形式、一个或多个其他的数量、一个或多个其他的处理、一个或多个其他的操作、一个或多个其他的组件和/或它们的组。
[0041]尽管使用术语“第一”和“第二”来描述各种组件，但显然这些组件不应该受术语“第一”和“第二”的限制。术语“第一”和“第二”仅用于在各元件之间进行区分。例如，在与发明构思不冲突的情况下，第一组件可以表示第二组件，或者第二组件可以表示第一组件。
[0042]除非另有定义，否则这里使用的所有术语(包括描述性术语和技术术语)应当被解释为具有对本领域的普通技术人员来说明显的意思。此外，在常用词典中定义的并且在以下说明书中使用的术语应被解释为具有与其在相关描述中使用的含义相同的含义，并且除非这里明确地另行描述，否则这些术语不应被理解为理想化的或过于形式化的。
[0043]如这里使用的，术语“和/或”包括相关列出项目的一个或更多个的任意和全部组合。当诸如“……中的至少一个”的表达位于一列元件之后时，所述表达修饰整列元件而不修饰所述列中的单个元件。术语“示例性”意图指示例或说明。
[0044]图1是根据本发明构思的示例性实施例的包括电阻式存储装置100的存储系统I的框图。
[0045]参照图1，存储系统I包括电阻式存储装置100(在下文中，称为存储装置100)和存储控制器200。存储装置100包括存储单元阵列110、写入/读取电路120、控制逻辑130和电压生成器140。另外，存储装置100还可以包括用于在控制逻辑130的控制下对存储单元阵列110执行写入操作和读取操作的电路。由于存储单元阵列110包括电阻式存储单元，所以存储系统I可以称为电阻式存储系统。
[0046]响应于来自主机的写入/读取请求，存储控制器200可以读取存储装置100中存储的数据，或者可以控制存储装置100以将数据写入到存储装置100。更详细地，存储控制器200可以向存储装置100提供地址ADDR、命令CMD以及控制信号CTRL，因此可以控制对于存储装置100的编程(或写入)操作、读取操作和/或擦除操作。另外，可以在存储控制器200和存储装置100之间交换要写入的数据DATA和要读取的数据DATA。
[0047]虽然未示出，但存储控制器200可以包括随机存取存储器(RAM)、处理单元、主机接口和存储器接口。RAM可用作处理单元的工作存储器。处理单元可以控制存储控制器200的操作。主机接口可以包括在主机和存储控制器200之间交换数据的协议。例如，存储控制器200可以通过使用包括通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PC1-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、地球科学数据接口(ESDI)和集成驱动电子装置(IDE)的各种接口协议中的至少一种接口协议来与外部源(即，主机)通信。
[0048]存储单元阵列110包括多个存储单元(未示出)，其中，所述多个存储单元分别设置在多条第一信号线和多条第二信号线彼此交叉的区域中。在本示例性实施例中，第一信号线可以是位线，第二信号线可以是字线。在另一个示例性实施例中，第一信号线可以是字线，第二信号线可以是位线。
[0049]在本示例性实施例中，每个存储单元可以是存储一位(bit)数据的单层单元(SLC)或者可以是存储至少两位数据的多层单元(MLC)。可选地，存储单元阵列110可以包括SLC和MLC两者。当对一个存储单元写入一位数据时，存储单元可以根据写入的数据具有两种电阻电平分布。可选地，当对一个存储单元写入两位数据时，存储单元可以根据写入的数据具有四种电阻电平分布。在另一个示例性实施例中，如果存储单元是存储三位数据的三层单元(TLC)，则存储单元可以根据写入数据具有八种电阻电平分布。然而，发明构思的一个或多个示例性实施例不限于此。因此，在其他示例性实施例中，每个存储单元可以存储至少四位数据。
[0050]在本示例性实施例中，存储单元阵列110可以包括具有二维(2D)水平结构的存储单元。在另一个示例性实施例中，存储单元阵列110可以包括具有三维(3D)垂直结构的存储单元。
[0051]根据示例性实施例，存储单元阵列110可以包括多个单元区域。能够以各种方式来定义单元区域。例如，单元区域可以是页单元，所述页单元包括连接到同一字线的多个存储单元。作为另一个示例，单元区域可以是连接到字线和位线的多个存储单元。此外，字线可以连接到一个行解码器(或行选择块)，位线可以连接到一个列解码器(或列选择块)，可以将上述单元区域定义为区块(tile)。
[0052]存储单元阵列110可以包括电阻型存储单元或电阻式存储单元，该电阻型存储单元或电阻式存储单元包括具有可变电阻器的可变电阻器装置(未示出)。作为一个示例，当由相变材料(例如，Ge-Sb-Te)形成的可变电阻器装置的电阻根据温度改变时，电阻式存储装置可以是相变RAM(PRAM)。作为另一个示例，当可变电阻器装置由包括上电极、下电极和置于上电极与下电极间的过渡金属氧化物的复合金属氧化物形成时，电阻式存储装置可以是电阻式RAM(RRAM)。作为另一个示例，当可变电阻器装置由磁性材料的上电极、磁性材料的下电极和置于上电极与下电极间的电介质形成时，电阻式存储装置可以是磁性RAM (MRAM)。在下文中，为了说明的目的，将假设存储单元阵列110是RRAM。
[0053]写入/读取电路120对存储单元执行写入和读取操作。写入/读取电路120可以包括写入驱动器和感测放大器，其中，写入驱动器经由位线连接到存储单元以将数据写入存储单元，感测放大器放大从存储单元读取的数据。写入/读取电路120将电流脉冲或电压脉冲提供给借助行解码器(未示出)和列解码器(未示出)从存储单元之中选择的存储单元，以对所选择的存储单元执行写入和读取操作。
[0054]控制逻辑130可以控制存储装置100的写入/读取操作。控制逻辑130可控制用于执行诸如写入操作或读取操作的存储操作的写入/读取电路120。另外，控制逻辑130可以控制电压生成器140，以生成用于执行存储装置100的写入操作或读取操作的电压。控制逻辑130可以根据存储装置100的操作模式(例如，设定写入模式、重置写入模式或读取模式)来调整通过电压生成器生成的电压的种类或者电压的电压电平。
[0055]电压生成器140可以在控制逻辑130的控制下生成存储装置100中使用的各种电压。例如，电压生成器140可以生成施加到存储单元的诸如设定写入电压、重置写入电压、读取电压和抑制电压的偏置电压(或驱动电压)以及用于生成在行解码器和列解码器中使用的开关信号的电源电压(或开关电压)。另外，电压生成器140可以生成用于改变写入条件或读取条件的各种基准电压。
[0056]当执行存储装置100的写入操作或读取操