一种芯片及其替换对比电路的利记博彩app
【技术领域】
[0001]本发明涉及芯片技术领域，特别是涉及一种芯片的替换对比电路和一种芯片。
【背景技术】
[0002]在NAND FLASH 芯片(NAND FLASH 芯片是 FLASH 芯片的一种，NAND FLASH 芯片内部采用非线性宏单元模式)制造过程中存储单元可能会有坏点出现，出现坏点的存储单元不能用来存储数据，芯片内部会把出现坏点的存储单元地址在测试阶段写入芯片内部。在对芯片进行读写操作的时候，会把需要读写的地址与记录的出现坏点的存储单元地址进行对比。如果对比后匹配上，用芯片内部其它的存储单元来替换出现坏点的存储单元；如果对比没有匹配上，则正常操作。在读写完成后，会对上一次的对比结果进行复位，以为下一次的读写做准备。
[0003]参照图1，在相关技术的替换对比电路中，当对比复位信号无效时(对比复位信号为高电平)，会把锁存器的值置低；当对比复位信号有效时(对比复位信号为低电平)，对比模块会根据输入地址与测试时写入的出现坏点的存储单元地址进行对比，对比结果决定锁存器的值。
[0004]上述相关技术的替换对比电路存在的问题是，对比模块比较多，相对的寄生电容也比较大，如果输入地址与测试时写入的出现坏点的存储单元地址没有匹配上，锁存器的值是不应该改变的。但是由于寄生电容比较大，电荷共享后会改变锁存器的值即锁存器翻转，从而导致错误的读写。
【发明内容】
[0005]鉴于上述问题，本发明实施例提供了克服上述问题的一种芯片的替换对比电路和相应的一种芯片。
[0006]为了解决上述问题，本发明实施例公开了一种芯片的替换对比电路，包括:第一开关模块，所述第一开关模块的第一端与预设电源相连，所述第一开关模块的控制端与芯片的对比复位信号电路相连；所述对比复位信号电路生成对比复位信号；第二开关模块，所述第二开关模块的第一端与所述第一开关模块的第二端相连，所述第二开关模块的控制端与所述对比复位信号电路相连；第三开关模块，所述第三开关模块的第一端接地，所述第三开关模块的第二端与所述第二开关模块的第二端相连，所述第三开关模块的控制端与所述对比复位信号电路相连；多个对比模块，所述多个对比模块与芯片的多个替换单元一一对应，每个所述对比模块包括寄生电容，每个所述对比模块的第一端与芯片的输入地址输出端相连，每个所述对比模块的第二端分别与所述第二开关模块的第一端和对应的所述替换单元相连，每个所述对比模块的第三端与所述第二开关模块的第二端相连，当所述对比复位信号无效时，所述第一开关模块、所述第二开关模块闭合且所述第三开关模块断开，所述预设电源对多个所述寄生电容充电；锁存器，所述锁存器分别与所述第二开关模块的第一端和芯片的主存储器相连。
[0007]优选地，当所述对比复位信号有效时，所述第一开关模块、所述第二开关模块断开且所述第三开关模块闭合。
[0008]优选地，所述第一开关模块和所述第二开关模块为PM0S管，所述第三开关模块为NM0S 管。
[0009]优选地，当所述对比复位信号为低电平时，所述对比复位信号无效；当所述对比复位信号为高电平时，所述对比复位信号有效。
[0010]优选地，当所述对比复位信号为高电平时，所述对比复位信号无效；当所述对比复位信号为低电平时，所述对比复位信号有效。
[0011]优选地，芯片的替换对比电路还包括:反相器，所述反相器分别与所述对比复位信号电路、所述第一开关模块的控制端、所述第二开关模块的控制端和所述第三开关模块的控制端相连，所述反相器用于对所述对比复位信号进行反向。
[0012]为了解决上述问题，本发明实施例还公开了一种芯片，包括:对比复位信号电路、输入地址输出端、多个替换单元、主存储器和所述的芯片的替换对比电路，所述芯片的替换对比电路分别与所述对比复位信号电路、所述输入地址输出端、所述多个替换单元和所述主存储器相连。
[0013]本发明实施例包括以下优点:增加第二开关模块，第二开关模块分别与第一开关模块、第三开关模块和对比复位信号电路相连，并将每个对比模块分别与第二开关模块的第一端和第二端相连，且当对比复位信号无效时，第一开关模块、第二开关模块闭合且第三开关模块断开，预设电源对多个寄生电容充电。从而当对比复位信号有效时，避免了多个寄生电容电荷共享而导致锁存器错误翻转，极大地提高了替换对比电路的准确性。
【附图说明】
[0014]图1是相关技术的替换对比电路的结构示意图；
[0015]图2是本发明的一种芯片的替换对比电路实施例的结构框图；
[0016]图3是本发明的一种芯片的替换对比电路实施例的结构示意图；
[0017]图4是本发明的一种芯片的结构框图。
【具体实施方式】
[0018]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0019]本发明实施例的核心构思之一在于，通过对相关技术中的替换对比电路进行改进，以使得改进后的替换对比电路能够在对比复位信号有效时，避免多个寄生电容电荷共享而导致锁存器错误翻转。
[0020]参照图2，示出了本发明的一种芯片的替换对比电路1实施例的结构框图，具体可以包括如下模块:第一开关模块11、第二开关模块12、第三开关模块13、多个对比模块14和锁存器15。
[0021]其中，第一开关模块11的第一端与预设电源VCC相连，第一开关模块11的控制端与芯片的对比复位信号电路2相连，对比复位信号电路2生成对比复位信号。第二开关模块12的第一端与第一开关模块11的第二端相连，第二开关模块12的控制端与对比复位信号电路2相连。第三开关模块13的第一端接地，第三开关模块13的第二端与第二开关模块12的第二端相连，第三开关模块13的控制端与对比复位信号电路2相连。多个对比模块
14与芯片的多个替换单元4--对应，每个对比模块14包括寄生电容，每个对比模块14的第一端与芯片的输入地址输出端3相连，在对芯片进行读写操作的时候，输入地址输出端3用于输出需要读写的输入地址，每个对比模块14的第二端分别与第二开关模块12的第一端和对应的替换单元4相连，每个对比模块14的第三端与第二开关模块12的第二端相连，当对比复位信号无效时，第一开关模块11、第二开关模块12闭合且第三开关模块13断开，预设电源VCC对多个寄生电容充电。锁存器15分别与第二开关模块12的第一端和芯片的主存储器5相连。
[0022]其中，当对比复位信号无效时，由于第一开关模块11、第二开关模块12闭合且第三开关模块13断开，第二开关模块12的第一端为高电平，锁存器15翻转，锁存器15的值为低电平，锁存器15实现复位。
[0023]具体地，本发明实施例中的芯片可以为NAND FLASH芯片或其它芯片，多个对比模块14可以为128个。另外，多个对比模块14用于分别记录主存储器5中多个出现坏点的存储单元地址(每个对比模块14对应记录主存储器5中一个出现坏点的存储单元地址)。
[0024]优选地，当对比复位信号有效时，第一开关模块11、第二开关模块12断开且第三开关模块13闭合，每个对比模块14分别对需要读写的输入地址与记录的主存储器5中出现坏点的存储单元地址进行对比，并当任一对比模块14的对比结果为匹配时，即需要读写的输入地址与该对比模块14记录的主存储器5中出现坏点的存储单元地址相同，相应的匹配上的对比模块14输出低电平，第二开关模块12的第一端电平被拉低，即锁存器15的输入信号为低电平，锁存器15翻转，锁存器15的值为高电平，锁存器15的值输出至主存储器5，主存储器5中出现坏点的存储单元地址对应的