一种共享字线的分栅式闪存的失效分析方法及系统的利记博彩app
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种共享字线的分栅式闪存的失效分析方 法及系统。
【背景技术】
[0002] 随着闪存器件（Flash Memory)的存储单元不断地朝着高集成度和大容量化的 方向发展，存储器制造工艺越来越繁琐，存储器在制造过程中出现缺陷的可能性也随之提 升。电性失效分析（Electrical failure analysis，EFA)是提高闪存器件产品良率的一 个重要手段，其原理通常为在制造出的闪存器件芯片出现故障时，通过电性失效性分析， 以定位出失效单元的物理地址，以便于工程师借助更先进的工具，比如扫描电子显微镜 (Scanning electron microscope，SEM)、聚焦离子束（Focused ion beam，FIB)和透射电 镜（Transmission electron microscope，TEM)，进行更深入的物理分析，以找到导致故障 的根源，进而在后续的制备过程中进彳丁改进，提尚良率。
[0003] 现在的闪存器件的电性失效分析（EFA)手法一般是：测试工程师（Testing engineer)根据测试需求编写测试程序；然后通过测试机加载和编译该测试程序，对失效 芯片执行测试程序中的各测试项，输出芯片的失效存储位单元（failed bits)拼图，如 图1所示；接着，然后测试工程师（Testing engineer)和工艺整合工程师（Integration engineer) -起合作，通过观察failed bits图形，对fail bit做一步步的失效验证操作， 最终找出fail bit失效的机理。
[0004] 可见，现有的这种闪存器件EFA方法，需要测试工程师在场实时调整程序以及工 艺整合工程师在场实时分析测试结果，由此造成人力资源与测试机时的大量耗费，失效分 析效率比较低。
[0005] 此外，闪存为分栅结构或堆叠栅结构或两种结构的组合，分栅式闪存相比堆叠栅 闪存在编程和擦除的时候都体现出其独特的性能优势，具有高的编程效率，其字线的结构 可以避免"过擦除"等优点，应用尤为广泛。请参考图2, 一种共享字线的分栅式闪存，其两个 存储位单元共享使用一个字线，通过对字线（Word Line，WL)、两个控制栅（control gate， CG)以及源线（Source Line，SL)和位线（Bit Line, BL)施加不同的工作电压实现对各个 存储位单元的读取（read)、编程（写，program)和擦除（erase)。而现有技术中利用存储 器测试设备对这种共享字线的分栅式闪存自动进行EFA的方法，对fail bit的判断往往只 关注fail bit本身，其中忽略了该bit周围环境的影响，由此影响了 EFA的效率和结论准 确性。例如，忽略了与fail bit共享一个选择栅（字线）的另一个bit的影响，即忽略了 fail bit的失效是由与fail bit共享字线的bit引起的。请参考图2和下表，按照下表电 压对存储位单元FG1进行失效验证，
[0006]
[0007] 其中，在对FG1进行写入或者读取操作的时候，所加的VC(；2电压可以使得FG2下面 的通道完全打开，从而减少存储位单元FG1通道电流受存储位单元FG2状态的影响。尽管 如此，FG1和FG2之间还是会相互影响，尤其是cell电流的读取。比如读取存储位单元FG1 电流时，存储位单元FG2处于写入（Program)还是擦除（Erase)状态得到的电流值均会有 约40 %左右的差别。
[0008] 再例如，fail bit周围的位线（Bitline，与外围10电路相连）、控制栅极（Control Gate)、字线（Wordline)等的fail会导致行/列失效（row/column fail)，而不是单个bit fail，此时，往往会出现由于row/column是弱失效（weak fail)而造成仅能将其中的某个 性能特别差的bit查出来的情况，由此引入fail bit的判断不准确。
[0009] 因此，需要一种共享字线的分栅式闪存的电性失效分析方法及系统，无需专业人 员在场，即可自动完成测试过程，节约人力资源与测试机时，并失效分析的效率和结论准确 性。
【发明内容】
[0010] 本发明的目的在于提供一种共享字线的分栅式闪存的失效分析方法及系统，无需 专业人员在场，即可自动完成测试过程，节约人力资源与测试机时，并提高失效分析效率和 结论准确性。
[0011] 为解决上述问题，本发明提出一种共享字线的分栅式闪存的失效分析方法，包括 以下步骤：
[0012] 自动收集所述共享字线的分栅式闪存中的一个失效存储位单元的物理地址周围 的相邻存储位单元的初始电流信息，所述相邻存储位单元包括：与失效存储位单元共享字 线的同行同列存储位单元，以及与失效存储位单元物理地址所在的字线最近邻的两条字线 和与失效存储位单元物理地址所在的10接口电路最近邻的两个10接口电路所围区域中的 存储位单元；
[0013]自动遍历各种功能失效模式来对失效存储位单元进行功能失效验证，以分析出失 效存储位单元的功能失效模式具体为哪种功能失效模式；
[0014] 在每种功能失效模式验证操作完成之后，均再次收集所述相邻存储位单元的电流 信息，来与所述初始电流信息对比，以确定失效存储位单元的失效是本身的功能失效或是 某种周围环境引入的失效而引起。
[0015] 进一步的，所述周围环境引入的失效包括：同行同列存储位单元引入的失效以及 失效存储位单元的物理地址所在的字线失效、位线失效、控制栅极线失效或10失效引入的 失效；
[0016] 所述功能失效模式包括失效存储位单元自身的读功能失效、写功能失效、擦除功 能失效以及抗干扰功能失效。
[0017] 进一步的，所述最近邻的两个10接口电路上各自的所述相邻存储位单元为同列， 且该列在其所在的所述最近邻的10接口电路中的相对位置与所述失效存储位单元所在列 在其10接口电路中的相对位置相同。
[0018] 进一步的，对失效存储位单元进行功能失效模式验证分析，包括：
[0019] 对失效存储位单元进行不同电压的读操作，确认失效存储位单元的功能失效模式 是否读功能失效；
[0020] 对失效存储位单元进行不同电压的写操作，确认失效存储位单元的功能失效模式 是否与功能失效；
[0021] 对失效存储位单元进行不同电压的擦除操作，确认失效存储位单元的功能失效模 式是否擦除功能失效；
[0022] 对失效存储位单元进行不同电压的干扰操作，确认失效存储位单元的功能失效模 式是否抗干扰功能失效。
[0023] 进一步的，所述共享字线的分栅式闪存中的失效存储位单元通过以下步骤确定：
[0024] 向所述分栅式闪存中写入数据；
[0025] 从所述分栅式闪存中读取数据，并将读取的数据与写入的数据比较，读取和写入 的数据不一致的存储位单元为失效存储位单元。
[0026] 本发明提供一种共享字线的分栅式闪存的失效分析系统，包括：
[0027] 功能失效验证模块，设置有多种功能失效模式，用于自动遍历各种功能失效模式 来对共享字线的分栅式闪存的失效存储位单元进行功能失效验证，分析出失效存储位单元 的功能失效