读取闪存中所储存的数据的方法与存储器控制器的制造方法
【技术领域】
[0001]本发明涉及读取闪存(flash memory)中所储存的数据，尤指一种判断出闪存的记忆单元(memory cell)的一电荷散布参数来读取闪存中所储存的数据的方法与存储器控制器。
【背景技术】
[0002]闪存可通过电子式的抹除(erase)与写入/程序化(program)以进行数据储存，并且广泛地应用于记忆卡(memory card)、固态硬盘(solid-state drive)与可携式多媒体播放器等等。由于闪存是非挥发性(non-volatile)存储器，因此，不需要额外电力来维持闪存所储存的信息，此外，闪存可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了闪存为何会如此普及的原因。
[0003]闪存可区分为NOR型闪存与NAND型闪存。对于NAND型闪存来说，其具有较短的抹除及写入时间且每一存储器单元需要较少的芯片面积，因而相较于NOR型闪存，NAND型闪存会允许较高的储存密度以及较低的每一储存位的成本。一般来说，闪存是以存储器单元数组的方式来储存数据，而存储器单元是由一浮动栅极晶体管(floating-gatetransistor)来加以实作，且每一存储器单元可通过适当地控制浮动栅极晶体管的浮动栅极上的电荷个数来设定导通所述浮动栅极晶体管所实作的所述存储器单元的所需临界电压，进而储存单一个位的信息或者一个位以上的信息，如此一来，当一或多个预定控制栅极电压施加于浮动栅极晶体管的控制栅极之上，则浮动栅极晶体管的导通状态便会指示出浮动栅极晶体管中所储存的一或多个二进制数(binary digit)。
[0004]然而，由于某些因素，闪存单元中原本储存的电荷的个数可能会受到影响/扰乱，举例来说，闪存中所存在的干扰可能来自于写入干扰(write/program disturbance)、读取干扰(read disturbance)及/或保持干扰(retent1n disturbance)。以具有各自储存一个位以上的信息的存储器单元的NAND型闪存为例，一个实体存储器分页(physicalpage)会对应多个逻辑存储器分页(logical page)，且对其采用一或多个控制栅极电压来进行读取。举例来说，对于一个用以储存3个位的信息的闪存单元来说，所述闪存单元会具有分别对应不同电荷个数(或称不同临界电压)的8种状态(亦即电荷位准)的其中之一，然而，由于写入/抹除次数(program/erase count, P/E count)及/或数据保留时间(retent1n time)改变的缘故，闪存单元中的存储器单元的临界电压分布(thresholdvoltage distribut1n)便会有所改变，因此，使用原本的控制栅极电压设定(或称临界电压设定)来读取存储器单元中所储存的信息可能会因为改变后的临界变压分布而无法正确地获得所储存的信息。
【发明内容】
[0005]因此，本发明的目的之一在于公开一种判断出闪存的记忆单元的一电荷散布参数来读取闪存中所储存的数据的方法与存储器控制器，以解决上述问题。
[0006]依据本发明的一实施例，介绍了一种读取一闪存中所储存的数据的方法。所述方法包括:从多个默认栅极电压组合选项中选择出一初始栅极电压组合；依据所述初始栅极电压组合来控制所述闪存中的多个存储器单元，并读出多个位序列；对所述多个位序列进行一字码错误更正操作，并判定所述字码错误更正操作是否成功；若所述字码错误更正操作不成功，则判断出对应所述初始栅极电压组合的一电荷散布参数；依据一对照表来决定出对应所述电荷散布参数的一目标栅极电压组合；以及依据所述目标栅极电压组合来控制所述多个存储器单元以读出多个更新位序列。
[0007]依据本发明的另一实施例，介绍了一种用以读取一闪存中所储存的数据的存储器控制器。所述存储器控制器包括一控制逻辑电路、一接收电路、一数据处理电路以及一储存单元。所述控制逻辑电路用来从多个默认栅极电压组合选项中选择出一初始栅极电压组合，并依据所述初始栅极电压组合来控制所述闪存中的多个存储器单元。所述接收电路耦接于所述控制逻辑电路，用来于所述控制逻辑电路依据所述初始栅极电压组合来控制所述闪存中的多个存储器单元时读出多个位序列。所述数据处理电路耦接于所述接收电路与所述控制逻辑电路，用来对所述多个位序列进行一字码错误更正操作，并判定所述字码错误更正操作是否成功；若所述字码错误更正操作不成功，则判断出对应所述初始栅极电压组合的一电荷散布参数。所述储存单元耦接于所述数据处理电路与所述控制逻辑电路，用来储存一对照表；其中所述控制逻辑电路还依据所述对照表来决定出对应所述电荷散布参数的一目标栅极电压组合以及依据所述目标栅极电压组合来控制所述多个存储器单元以读出多个更新位序列。
[0008]由于本发明所公开的实施例是先判断出所要读取的闪存内的一电荷散布参数，再直接利用查表的方式来找出对应所述电荷散布参数的一目标栅极电压组合来控制所述闪存。如此一来，当所述字码错误更正操作不成功时，本发明的存储器控制器在就可以用比较快的速度找出一正确的栅极电压组合来控制所述闪存，而不需要再花时间逐一的测试每一个默认的栅极电压组合选项来找出所述正确的栅极电压组合。
【附图说明】
[0009]图1是本发明一存储器系统的第一实施例的示意图。
[0010]图2是一实体存储器分页的一第一种临界电压分布的示意图。
[0011]图3是一实体存储器分页的一第二种临界电压分布的示意图。
[0012]图4是依据本发明一储存单元的一实施例示意图。
[0013]图5是本发明一存储器控制器用来读一取闪存中所储存的数据的方法的一实施例流程图。
[0014]图6是本发明图5的方法的一步骤的一实施例流程图。
[0015]图7是本发明开始建立一第二个对照表的内容的方法的一实施例流程图。
[0016]图8是本发明一存储器系统的一第二实施例的示意图。
[0017]图9是从一闪存的一存储器单元中读取一最低有效位的一软位的操作示意图。
[0018]图10是从一闪存的一存储器单元中读取一中间有效位的一软位的操作示意图。
[0019]图11是从一闪存的一存储器单元中读取一最高有效位的一软位的操作示意图。
[0020]图12是本发明一存储器控制器用来读取一闪存中所储存的数据的另一方法的一实施例流程图。
[0021]图13是本发明一存储器系统的一第三实施例的示意图。
[0022]图14是本发明一存储器控制器在读取一闪存时的一实施例示意图。
[0023]图15是本发明一存储器控制器用来读取一闪存中所储存的数据的另一方法的一实施例流程图。
[0024]其中，附图标记说明如下:
[0025]100,800,1300存储器系统
[0026]102、802、1302闪存
[0027]104、804、1304存储器控制器
[0028]502 ?522、602 ?608、702 ?712、 步骤
[0029]1202 ?1226、1502 ?1526
[0030]500、700、1200、1500方法
[0031]1022、8022、13022、M_0 ?M_K存储器单元
[0032]104U804U13041储存单元
[0033]1042、8042、13042控制逻辑电路
[0034]1044^8044^13044接收电路
[0035]1046、8046、13046数据处理电路
[0036]1041a、8041a、l3041a第一对照表
[0037]1041b、8041b、13041b第二对照表
[0038]1042a、8042a、13042a判断单元
[0039]1042b、8042b、13042b选择单元
[0040]1044a、8044a、13044a储存装置
[0041]1046a、8046b、13046b设定单元
[0042]1046bECC 侦测器
[0043]1046cECC 改正器
[0044]8044b软信息读取单元
[0045]8046a处理单元
[0046]13042c调整单元
[0047]13046a比较单元
[0048]P_0?P_N实体存储器分页
[0049]M_0?M_K存储器单元
[0050]VG_0?VG_N控制栅极电压
[0051]LO?L7电荷位准
[0052]VT_1 ?VT_7、VT_1’ ?VT_7’临界电压
[0053]0P_1?0Ρ_Μ默认栅极电压组合选项
[0054][VT1_1:VT1_7]?[VTM_1:VTM_7]默认临界电压
[0055]BS_0 ?BS_K位序列
[0056]A_1?A_N电荷散布参数
[0057]0P_tarl?0P_tarN目标栅极电压组合
[0058]902a ?902d、1002a ?1002d、1102a ?电压范围
[0059]1102h
[0060]VTA_4’调整后临界电压
[0061]VT0_4’最佳的临界电压
【具体实施方式】
[0062]在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基准。在通篇说明书及后续的权利要求当中所提及的「包括」是一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此是包括任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表所述第一装置可直接连接于所述第二装置，或通过其他装置或连接手段间接地连接至所述第二装置。
[0063]本发明的广义概念是控制闪存来针对闪存的多个存储器单元中的每一存储器单元执行多次读取操作(请注意，所述多次读取操作会使用不同的控制栅极电压设定，以从每一存储器单元读取出具有一预定位次序的多个位来作为一位序列(bit sequence))、从所述多个存储器单元中分别读取出多个位序列、依据所述多个位序列来判定所述多个存储器单元中的一电荷散布/扩散特性、依据所述电荷散布/扩散特性以及多个默认栅极电压组合选项来决定出一目标栅极电压组合，以及依据所述目标栅极电压组合来控制所述多个存储器单元以读出多个更新位序列，并利用所述多个更新位序列来决定出所述多个存储器单元的一读出信息。进一步的细节将于后详述。
[0064]请注意，本发明的附图中所绘示的临界电压分布以及后续发明说明中所提到的控制栅极电压的电压值仅作为范例说明之用，而非用以作为本发明的限制，此外，为了简洁起见，读取NAND型闪存的实体存储器分页中的存储器单元所储存的多个位仅是作为一实施例，用以说明本发明的技术特征，然而，无论闪存是NAND型闪存或是具有其它类型的闪存(例如NOR型闪存)，只要是采用存储器单元所读取的位序列的二进制数分布特性来决定出存储器单元的读出信息，均符合本发明的精神。
[0065]请参阅图1，其为本发明存储器系统100的第一实施例的示意图。存储器系统100包括一闪存102以及一存储器控制器(memory controller) 104，在本实施例中，闪存102可以是包括多个实体存储器分页P_0、P_l、P_2、…、P_N的NAND型闪存，其中实体存储器分页P_0?P_N中的每一实体存储器分页包括多个存储器单元(例如浮动栅极晶体管)1022。所述多个存储器单元1022中的每一个存储器单元是一多层式储存单元(Multilevelcell, MLC)。举例来说，对于要被读取的一目标实体存储器分页P_0来说，其包括存储器单元M_0?M_K。为了读取目标实体存储器分页P_0的存储器单元M_0?M_K中所储存的数据，控制栅极电压VG_0?VG_MM应所述要适当地设定，例如，控制栅极电压VG_0?VG_N&所述要适当地设定以确保实体存储器分页P_1?P_N中所有的存储器单元(浮动栅极存储器)1022均处于适当的状态。假若每一存储器单元1022是用以储存N个位(例如，包括最低有效位(least significant bit, LSB)、中间有效位(central significant bit, CSB)与最高有效位(most significant bit, MSB)的3个位)，则闪存102可将控制栅极电压VG_0设定为(2N-1)个电压准位，以便辨识出目标实体存储器分页P_0中每一存储器单元1022的N个位。
[0066]请参阅图2，其为要被读取的实体存储器分页P_0的第一种临界电压分布的示意图。实体存储器分页P_0的存储器单元M_0?MJ(可包括具有浮动栅极被程序化(programmed)为具有电荷位准LO(亦即(MSB, CSB, LSB) = (I, I, I))的存储器单元、具有浮动栅极被程序化为具有电荷位准LI (亦即(MSB，CSB，LSB) = (O, I, I))的存储器单元、具有浮动栅极被程序化为具有电荷位准L2(亦即(MSB，CSB，LSB) = (0,0, I))的存储器单元、具有浮动栅极被程序化为具有电荷位准L3(亦即(MSB，CSB，LSB) = (1,0, I))的存储器单元、具有浮动栅极被程序化为具有电荷位准L4(亦即(MSB，CSB，LSB) = (1,0,0))的存储器单元、具有浮动栅极被程序化为具有电荷位准L5(亦即(MSB，CSB，LSB) = (0,0,0))的存储器单元、具有浮动栅极被程序化为具有电荷位准L6(亦即(MSB，CSB，LSB) = (O, 1,0))的存储器单元以及具有浮动栅极被程序化为具有电荷位准L7(亦即(MSB，CSB，LSB) = (I, 1,0))的存储器单元。
[0067]为了辨识出存储器单元M_0?M_K的最低有效位